記事 ID: 000091063 コンテンツタイプ: エラーメッセージ 最終改訂日: 2022/06/15

エラー (13452): Verilog HDL モジュールのインスタンス化エラー: モジュール "altera_emif_arch_nd_bufs" に「PORT_MEM_CK_BIDIR_WIDTH」という名前のパラメーターがありません

詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v22.1 以前の問題により、外部メモリー・インターフェイス インテル® Stratix® 10 FPGA IP コアを以前のインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョンからアップグレードした後で、このエラーが発生する可能性があります。

このエラーは、10 個のFPGA IP コアインテル® Stratix®外部メモリー・インターフェイスのインスタンスが 1 つ以上含まれており、すべて同じバージョンのインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションにアップグレードされていない場合に発生します。

解決方法

この問題を回避するには、外部メモリー・インターフェイス インテル® Stratix® 10 FPGA IP コアのすべてのインスタンスを同じバージョンのインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションにアップグレードします。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

すべて表示

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。