記事 ID: 000092970 コンテンツタイプ: ネットワーク接続 最終改訂日: 2022/12/21

DDR4 PHY のみの IP インテル® FPGA DFI 準拠のカスタム DDR4 コントローラーと接続する方法は?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DFI 準拠のカスタム DDR4 コントローラー IP は、インテル® FPGA DDR4 コントローラー IP と同じ IO ピンを持っていません。ソリューションに従って、DFI 準拠のカスタム DDR4 コントローラー IP および DDR4 PHY のみの IP をインテル® FPGA DDR4 EMIF インターフェイスを実装してください。

    解決方法

    RAS/CAS/WE 信号は、DDR4 プロトコルごとの ACT 信号を使用して、アドレス信号 A[16:14] で多重化されます。AFI バスは、これらのピンにローアクセスを提供します。

    小型の適応ロジックを使用する必要があります。A[16:14] に対応する AFI 信号を、ACT_Nが低い場合は [16:14] のDFI_ADDRESS信号に、ACT_Nが高い場合は RAS/CAS/WE にマッピングします。

    関連製品

    本記事の適用対象: 1 製品

    すべて表示

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。