詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 の問題により、イーサネット・サブシステム・インテル® FPGA IPの F タイル・バリアントを持つ AXI-Lite クライアント・インターフェイスのリードバック・データ破損は、subsystem_cold_rst_nのアサート時に AXI-Lite 読み取りトランザクションが進行中の場合に発生します。この場合、基礎となるイーサネット・ハード IP から読み戻される最初のデータは無効になります。
解決方法
この問題を回避するには、 subsystem_cold_rst_n が基礎となるイーサネット・ハード IP へのAXI_lite読み取りトランザクション中にアサートされている場合、最初の読み取りトランザクションのリードバック・データを無視し、同じ場所に追加の読み取りを実行して、適切なリードバック・データ値を取得する必要があります。