インテル Agilex® 7 SoC FPGAで u-boot-spl(u-boot-socfpga-v2022.07 および以前のバージョン) の問題により、HPS EMIF IP GUI で HPS EMIF が Quarter Rate に設定され、HPS EMIF でハーフレート・コンバーター (HRC) が自動的に有効になっている場合、より大きいハーフ・メモリー・スペースが低いハーフ・メモリーとオーバーラップしていることがわかります。
この問題により、U-Boot、Linux、またはシステム起動時のエラーで、メモリーの読み取りと書き込みが失敗します。
例えば、HPS EMIF が 2GB に設定されている場合、アドレス X から必ず同じデータが低い 1GB に、アドレス X+0x4000_0000 (0x1000_0000や0x5000_0000など) が高い 1GB に設定されます。HPS と F2H インターフェイス マスターの両方で同じ症状が見えます。
この問題は u-boot-socfpga-v2022.10 で修正されました。U-Boot は、このバージョンまたは最新バージョンに更新できます。
you-boot-socfpga-v2022.07 および以前のバージョンでは、以下の変更を適用して修正できます。
https://github.com/altera-opensource/u-boot-socfpga/commit/9357894a21f4125f14db4e28910b371a4031a818