記事 ID: 000094987 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/05/18

エラー (175020): フィッターは、このタイプのロジックのリージョン内に有効な場所がないため、制約を受けている汎用コンポーネント・ed_synth_phylite_s20_0_example_designの一部であるロジック・IO_LANEを配置できません。

環境

  • インテル® Quartus® Prime 開発ソフトウェア
  • 外部メモリー・インターフェイス・インテル® Stratix® 20 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション・バージョン 20.4 の問題により、PHY Lite インターフェイス®の同じバンク内の IO48 タイル間で REFCLK を共有インテル Agilex 7 FPGA IP を配置しているときに、フィッターの問題が発生する可能性があります。

    解決方法

    これらのエラーはハードウェア上の制限が原因です。フィッターは、REFCLK が同じタイルにある必要があると仮定しているため、REFCLK 位置制約をチェックしませんでした。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。