インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション・バージョン 20.4 の問題により、PHY Lite インターフェイス®の同じバンク内の IO48 タイル間で REFCLK を共有インテル Agilex 7 FPGA IP を配置しているときに、フィッターの問題が発生する可能性があります。
これらのエラーはハードウェア上の制限が原因です。フィッターは、REFCLK が同じタイルにある必要があると仮定しているため、REFCLK 位置制約をチェックしませんでした。