AXI バックプレッシャー・モードの書き込み応答パスで書き込みパフォーマンスが低い理由は、AXI バックプレッシャーが有効になっている場合、望ましい書き込みスループット・ナンバーを達成できないからです。
このモードでは、ソフトロジック・リード・レスポンス FIFO をインスタンス化しますが、現在では書き込み応答のバーストを吸収するには浅すぎるため、インテル® Stratix® 10 MX/NX FPGA高帯域幅メモリー (HBM2) IP がバックプレッシャーされています。HBMC の内部では、このバックプレッシャーにより書き込みコマンドチャネルのバックプレッシャーが生じ、システム全体のスループットが制限されます。
この問題を回避するには、書き込み応答 FIFO の深度を 16 から 32 に増やします。これにより、FIFO カウンター幅が 1 ビット増加します。ただし、地域への影響はありません。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.2 以降で修正されています。