詳細
- インテル® Arria®10 GPIO ハンドブックの「50ps 増分遅延」という文は、正確な値ではありません。「オフセット」値と「最大遅延」の関係を説明する一例にすぎません。正確な IOE 遅延値についてはデータシートを参照してください。
- インテル® Arria® 10 デバイス・データシートの表 89 に、異なるスピードグレードの最大遅延値と、入力ピンと出力ピンのオフセット値範囲が示されています。しかし、この表はそれらの関係を正確に説明していません。
解決方法
インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック の第 5.5.3.3 章。プログラム可能なIOE遅延、「50psの増分遅延」という文があります。これは正確な値ではなく、「オフセット」値と「最大遅延」の関係を説明する例にすぎません。正確な IOE 遅延値についてはデータシートを参照してください。
インテル® Arria® 10 デバイスデータシートより 表 89.IOE プログラマブル遅延 インテル® Arria® 10 デバイスでは、速度グレードが異なるデバイスに対して異なる最大 IOE 遅延が存在することがわかります。出力パスの出力遅延チェーン設定(IO_IN_DLY_CHN)を0~15、つまり16分割の分解能に調整できます。入力パスの場合、入力遅延チェーン設定 (IO_OUT_DLY_CHN) パラメーターの範囲は 0~63、64 分割分解能です。
次のように、文を数式に簡略化しました。
出力ピンで、IO_OUT_DLY_CHNをNとすると、
出力パス増分遅延 = 最大出力遅延 / 16
出力遅延値 = 最大出力遅延 / 16 × (N + 1)
入力端子について、IO_IN_DLY_CHNをNとすると、
入力パスのインクリメンタル遅延 = 最大出力遅延 / 64
出力遅延値 = 最大出力遅延 / 64 × (N + 1)
たとえば、低速モデル-E3Sの入力遅延は、6.035 ns/64 = 0.0943 nsのステップサイズで、0〜6.035 nsの範囲で設定できます。
ただし、IO遅延チェーンはPVT補償されないことに注意する必要があります。値は、プロセス、電圧、温度によって変化します。