記事 ID: 000098817 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/05/29

Agilex™® 5 FPGA デバイスで高電圧 I/O (HVIO)入力ピンがハイでスタックするのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.4.0 Patch 009、23.4.1、および 24.1 の問題により、HVIO ピンが入力または双方向として構成されている間に、デザインにトランシーバーがなく、RCOMP ピンが未接続のままになっている場合、Agilex™™ 5 FPGAで HVIO 入力ピンが高くスタックすることがあります。この問題はデバイス構成プロセスには影響せず、デバイスはユーザーモードに入ることができます。

解決方法

Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.1 でこの問題を解決するパッチがあります。以下の適切な添付ファイルからパッチ0.15fwをダウンロードしてインストールします。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。