記事 ID: 000100389 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/04/03

パケットに対してチェックサム補正制御信号がアサートされていないのに、IEEE 1588v2 機能搭載低レイテンシー・イーサネット 10G MAC IP 機能がチェックサム訂正を実行するのはなぜですか。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® FPGA IP 低レイテンシー 10Gbps イーサネット MAC および PHY 機能 IP-10GEUMAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 24.2 以前の問題により、IEEE 1588v2 機能を備えた低レイテンシー・イーサネット 10G MAC IP は、前のパケットに IP の動作によるチェックサムの正しい挿入がある場合に、ユーザーがチェックサムの正しい制御信号をアサートしない場合、パケットへのチェックサムの正しい挿入を実行する場合があります。

    解決方法

    この問題を回避するには、特定のパケットに対してチェックサム補正が要求されない場合に、RTL で IP 入力信号「tx_etstamp_ins_ctrl_offset_checksum_correction」を強制的に 16h'0000 にします。

    関連製品

    本記事の適用対象: 3 製品

    すべて表示

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。