記事 ID: 000100602 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2025/02/13

F タイル・リファレンスおよびシステム PLL クロック IP の「FHT 共通 PLL 設定の選択」パラメーターの定義は何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 24.3.1 以前の問題により、F タイル・リファレンスとシステム PLL クロック IP GUI には以下のアナログ・パラメーターがあります。

    • FHT 共通 PLL 設定を選択

    この内部パラメータに関するドキュメントはないため、IP GUI に公開しないでください。

    解決方法

    上記の問題を回避するには、パラメーターを既定値として保持する必要があります: CFG_KVCC_VREG_OFFSET_EN_VAL_DISABLE。

    このパラメータは、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで削除される予定です。

    関連製品

    本記事の適用対象: 1 製品

    すべて表示

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。