記事 ID: 000100701 コンテンツタイプ: トラブルシューティング 最終改訂日: 2025/02/27

Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.2 および 24.3 で、5 つまたは 6 つのプロファイルを使用する F タイル FHT トランシーバーで構成されるマルチレート・イーサネット IP を設計する際に失敗するのはなぜですか?

詳細

レーンモードのリセットとアナログ・パラメーターは、ユーザーフローを繰り返すたびに適切に更新されません。
このため、F タイル FHT トランシーバーのプロファイルが 5 つ以上あるデザインでは、アナログ・パラメーター値が更新されず、レーンモードも変更されないため、エラーが発生します。

解決方法

回避策は、レーンモードのリセットとアナログ・パラメーターの修正がダイナミック・リコンフィグレーション・コントローラーに反映されるように、ユーザーフローを修正することです。
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.3.1 以降で修正されています。

関連製品

本記事の適用対象: 1 製品

すべて表示

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。