記事 ID: 000100930 コンテンツタイプ: エラッタ 最終改訂日: 2025/04/07

HPS LPDDR4 向け EMIF がインテル® Agilex™ 5 FPGA & SoC FPGA のキャリブレーションに失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 24.3 で、デュアルランク (2 つのチップセレクト)、デュアルチャネル (つまり、4 つのダイの密度が 16Gbit である) として実装された HPS IP および LPDDR4 デバイスの EMIF を使用して Agilex™ 5 FPGAs および SoC FPGAsをコンフィグレーションすると、キャリブレーションが失敗することがあります。

    解決方法

    修正が必要な場合は、Quartus® Prime 開発ソフトウェア・プロ・エディション 24.3 パッチ 0.11 をダウンロードしてください。この問題は、今後のインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのリリースで修正される予定です。

    quartus-24.3-0.11-windows.exe

    quartus-24.3-0.11-linux.run

    quartus-24.3-0.11-readme.txt

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。