合成およびネットリスト・ビューアー・リソース・センター
インテル® Quartus® Prime および Quartus® II 開発ソフトウェアには、高度な統合合成機能と、他のサードパーティー製合成ツールとのインターフェイスが含まれています。また、デザインの構造を解析し、ソフトウェアによってデザインがどのように解釈されたのかを確認するための回路図ネットリスト・ビューアーも用意されています。
合成機能の概要については、合成製品ページを参照してください。
合成やネットリスト・ビューアーに関する既知の問題やテクニカルサポート・ソリューションを検索するには、インテル® FPGA のナレッジ・データベースを参照してください。また、インテル® FPGA フォーラムで、他のインテル® FPGA ユーザーと繋がり、技術的な問題を討論することもできます。
さらなるテクニカルサポートについては、 mySupport を使用して、サービスリクエストの作成、閲覧、更新を行ってください。
合成リソース
表 1 は、インテル® Quartus® Prime 統合合成およびサードパーティの合成ツールとのインターフェイスに関するドキュメントへのリンクを示しています。
表 1.合成のドキュメント
タイトル |
詳細 |
|---|---|
このハンドブックの章では、インテル® Quartus® Prime ソフトウェアのデザインフローと言語サポートを説明します。インテル® Quartus® Prime 合成オプション、特長その他の機能を使って、合成結果を改善し、制御する方法を説明します。また、ノード命名規則と、合成によるノードの保存方法も説明します。 |
|
このハンドブックの章では、インテル® Quartus® Prime 開発ソフトウェアの Synplicity Synplify および Synplify Pro ソフトウェアのサポートを説明し、インテル® FPGA デバイスでの優れた結果を実現するための鍵となるデザイン方法やテクニックを紹介します。 |
|
このハンドブックの章では、インテル® Quartus® Prime 開発ソフトウェアの Mentor® Graphics 精密 RTL 合成ソフトウェアへのサポートを説明し、インテル® FPGA デバイスでの優れた結果を実現するための鍵となるデザイン方法やテクニックを紹介します。 |
表 2 は、Quartus® II 統合合成およびサードパーティー合成ツールとのインターフェイスに関して利用可能なトレーニングおよびデモへのリンクを示します。
表 2.合成のトレーニングとデモ
タイトル |
詳細 |
|---|---|
コンパイル |
プロジェクト内の設定を行い、コンパイルを開始して、結果を見る方法を学びます。 これは 2.5 分のデモです。 |
Quartus® II ソフトウェアの使用: はじめに |
基本的な Quartus® II デザイン環境を理解します。基本的な FPGA デザインフローの手順と、そのフローの中で Quartus® II ソフトウェアを使用する方法について学びます。どこで新しいプロジェクトを作成して、どのようにピン割り当てを行うか、そしてどこで Quartus® II ソフトウェアのコンパイル出力情報を見つけるかなどの、Quartus® II ソフトウェア・ユーザー・インターフェイスの基本的な機能を確認します。 これは 1.5 時間のオンラインコースです。 |
Quartus® II ソフトウェア・インタラクティブ・チュートリアル |
このインタラクティブなチュートリアルでは、デザインフローのベスト・プラクティス、プロジェクト管理およびデザインツール、そしてテスト済みデザインを使ったデバイスのプログラミングなど、Quartus® II デザイン・ソフトウェアの基本的な要素を学びます。各チュートリアルのモジュールは「見せて」「ガイドして」「テストして」という構成になっていて、最初にデザイン機能を理解して、それから学んだことについてテストを受けます。チュートリアル内のどのモジュールにも、目次を使っていつでも移動でき、自分のペースで機能をもっと知ることができます。 これは 4 時間のオンラインでのインタラクティブ・チュートリアル・コースです。 |
Quartus® II ソフトウェア・デザイン・シリーズ: 基礎 Quartus® II ソフトウェア・デザイン・シリーズ: 基礎 |
プログラマーを使用して新しいプロジェクトを作成し、新規または既存のデザインファイルを入力し、コンパイル、そしてデバイスをコンフィグレーションして、システム内でデザインが動作するかを確認します。また、基本的な内部および I/O タイミング制約を入力し、TimeQuest タイミング・アナライザーを使って、これらのタイミング制約のデザインを解析します。ピン割り当ての計画と管理方法を学び、合成やシミュレーションに使用される一般的な EDA ツールとソフトウェアがどのようにインターフェイスするかを理解します。 これは、1 日間のインストラクター主導型コースまたは 8 時間のオンラインコースです。 |
ネットリスト・ビューアーのリソース
表 3 は、Quartus® II ネットリスト・ビューアーで利用可能なドキュメントへのリンクを示します。
表 3.ネットリスト・ビューアーのドキュメント
リソース |
詳細 |
|---|---|
ハンドブックのこの章では、ビューアーのユーザー・インターフェイスと機能について説明し、例を紹介します。RTL ビューアー、ステートマシーン・ビューアーおよびテクノロジー・マップ・ビューアーは、デバッグや最適化、制約のエントリーのプロセスの間に、最初の合成結果と、完全にマッピングされた合成結果を表示する強力な方法を提供します。 |
表 4 は、Quartus® II ネットリスト・ビューアーについて利用可能なトレーニングとデモへのリンクを示します。
表 4.ネットリスト・ビューアー・トレーニングとデモ
リソース |
詳細 |
|---|---|
RTL ビューアーとテクノロジー・マップ・ビューアーを使って、合成とフィッティングの結果を確認する |
RTL とテクノロジー・マップ・ビューアーの中での移動方法と、ビューアーを使ってデザイン問題をデバッグする方法を学びます。 これは 5 分のデモです。 |
Quartus® II インクリメンタル・コンパイルを使用したデザインの最適化 |
デザイン・サイクルを短縮し、デザインのパフォーマンスと使用率を向上させる、Quartus® II ソフトウェアの高度な機能を学びます。 これは 1 日間のインストラクター主導型コースです。 |