インテル® Quartus® Primeプロ・エディションのユーザーガイド: プログラマー

ダウンロード PDF
ID 683039
日付 6/10/2019
Public
ドキュメント目次
ドキュメント目次 x
1. デバイスのプログラミング・ファイルを生成する 2. インテル FPGAデバイスのプログラミング A. インテル® Quartus® Primeプロ・エディションユーザーガイド
1. デバイスのプログラミング・ファイルを生成する x
1.1. プライマリー・デバイス・プログラミング・ファイル生成 1.2. セカンダリー・プログラミング・ファイルを生成する 1.3. ビットストリーム・ファイルの圧縮とセキュリティーの有効化 1.4. スクリプティング・サポート 1.5. プログラミング・ファイルの改訂履歴の生成
1.2. セカンダリー・プログラミング・ファイルを生成する x
1.2.1. セカンダリー・プログラミング・ファイルの生成（プログラミング・ファイル・ジェネレーター） 1.2.2. セカンダリー・プログラミング・ファイルの生成（Convert Programming File ダイアログボックス） 1.2.3. パーシャル・リコンフィグレーション用のプログラミング・ファイルの生成
1.2.1. セカンダリー・プログラミング・ファイルの生成（プログラミング・ファイル・ジェネレーター） x
1.2.1.1. セカンダリー・プログラミング・ファイル（プログラミング・ファイル・ジェネレーター） 1.2.1.2. コンフィグレーション・モード（プログラミング・ファイル・ジェネレーター）
1.2.2. セカンダリー・プログラミング・ファイルの生成（Convert Programming File ダイアログボックス） x
1.2.2.1. セカンダリー・プログラミング・ファイル（プログラミング・ファイルの変換） 1.2.2.2. コンフィグレーション・モード（プログラミング・ファイルの変換）　 1.2.2.3. コンフィグレーションのデバッグ
1.2.3. パーシャル・リコンフィグレーション用のプログラミング・ファイルの生成 x
1.2.3.1. PRビットストリーム・ファイルの生成 1.2.3.2. パーシャル・リコンフィグレーション・ビットストリームの互換性チェック 1.2.3.3. Raw Binary Programming Fileのバイトシーケンス伝送の例 1.2.3.4. 複数の.pmsfファイルからマージされた.pmsfファイルを生成する　
1.3. ビットストリーム・ファイルの圧縮とセキュリティーの有効化 x
1.3.1. ビットストリーム暗号化または共同署名の有効化（プログラミング・ファイル・ジェネレーター） 1.3.2. ビットストリームの圧縮または暗号化の有効化（Convert Programming Fileダイアログボックス）
1.4. スクリプティング・サポート x
1.4.1. quartus_pfgのコマンド・ライン・ツール 1.4.2. quartus_cpfのコマンドライン・ツール
1.4.2. quartus_cpfのコマンドライン・ツール x
1.4.2.1. マスク設定ファイルとSRAMオブジェクトファイルを使用した部分マスクSRAMオブジェクトファイルの生成　　
2. インテル FPGAデバイスのプログラミング x
2.1. インテル® Quartus® Prime のプログラマー 2.2. スタンドアロンのプログラマー 2.3. プログラミングおよびコンフィグレーション・モード　 2.4. 基本的なデバイス・コンフィグレーション手順　 2.5. プログラミング・ハードウェア・セットアップの指定　 2.6. フラッシュローダーを使用したプログラミング　 2.7. プロジェクト・ハッシュを使用したプログラミング・ファイル・ソースを検証する 2.8. PRビットストリーム・セキュリティー検証の使用（ インテル® Stratix® 10デザイン） 2.9. プログラマー設定リファレンス　 2.10. スクリプティング・サポート 2.11. インテル®FPGAデバイスのプログラミングの改訂履歴 2.12. ドキュメントのアーカイブ
2.2. スタンドアロンのプログラマー x
2.2.1. スタンドアロンのプログラマーのメモリー消費　
2.5. プログラミング・ハードウェア・セットアップの指定　 x
2.5.1. JTAG Chain Debuggerツール 2.5.2. 不明なデバイスの詳細の編集　 2.5.3. LinuxでのJTAGデーモンの実行　
2.6. フラッシュローダーを使用したプログラミング　 x
2.6.1. フラッシュ・パーティションの指定 2.6.2. コンフィグレーション・フラッシュ・メモリーのセクター
2.7. プロジェクト・ハッシュを使用したプログラミング・ファイル・ソースを検証する x
2.7.1. インテル® Arria® 10デバイスのプロジェクトハッシュの取得
2.9. プログラマー設定リファレンス　 x
2.9.1. Device and Pin Optionsダイアログボックス 2.9.2. 入力ファイルのタブの設定（プログラミング・ファイル・ジェネレーター） 2.9.3. 出力ファイルタブの設定（プログラミング・ファイル・ジェネレーター） 2.9.4. コンフィグレーション・デバイスタブの設定（プログラミング・ファイル・ジェネレーター） 2.9.5. Add Partitionダイアログボックス（プログラミング・ファイル・ジェネレーター） 2.9.6. ビットストリームの圧縮、認証、および暗号化の設定（プログラミング・ファイル・ジェネレーター） 2.9.7. Convert Programming Filesダイアログボックス 2.9.8. 圧縮と暗号化の設定（プログラミング・ファイルの変換） 2.9.9. SOF Data Propertiesダイアログボックス (Convert Programming File) 2.9.10. デバイス選択 (フラッシュローダー) ダイアログボックス　
2.10. スクリプティング・サポート x
2.10.1. jtagconfigデバッグツール　
1. デバイスのプログラミング・ファイルを生成する
2. インテル FPGAデバイスのプログラミング
A. インテル® Quartus® Primeプロ・エディションユーザーガイド

1.2.1.2. コンフィグレーション・モード（プログラミング・ファイル・ジェネレーター）

Programming File Generatorで次のConfiguration modesのいずれかを選択して、セカンダリー・プログラミング・ファイルを生成します。
表 4.  プログラミング・ファイル・ジェネレーターのコンフィグレーション・モード
プログラミング・モード 変更内容 サポートされるデバイス
Active Serial x4 不揮発性メモリーと4ピンのインターフェイスを備えた低コストのシリアル・コンフィグレーション・デバイスにコンフィグレーション・データを保存します。シリアル・コンフィグレーション・デバイスは、コンフィグレーション・データにアクセスするためのシリアル・インターフェイスを提供します。デバイスのコンフィグレーション中に、 インテル® Stratix® 10デバイスはシリアル・インターフェイスを介して設定データを読み込み、必要に応じてデータを解凍し、SRAMセルを設定します。 インテル® Stratix® 10
AVST x8　 Avalon® -STコンフィグレーション・モードは、マイクロプロセッサーまたは インテル® MAX® 10デバイスなどの外部ホストを使用します。外部ホストは、フラッシュメモリーなどの外部ストレージからFPGAへのコンフィグレーション・データの転送を制御します。コンフィグレーション・プロセスを制御するデザインは、外部ホストにあります。 インテル® MAX® 10デバイスをホストとしてPFL II IPコアを使用して、 インテル® Stratix® 10 FPGAを構成するフラッシュ・メモリー・デバイスからコンフィグレーション・データを読み込むことができます。
AVST x16　
AVST x32　
1-Bit Passive Serial 外部コントローラーは、シリアル・データ・ストリームを介して1つ以上のFPGAデバイスにコンフィグレーション・データを渡します。 FPGAデバイスは、外部コントローラへの5線式インターフェースを備えたスレーブデバイスです。外部コントローラーは、マイクロ・コントローラーやCPUなどのインテリジェントホストにすることができます。 インテル® Cyclone® 10 LP
Active Serial 不揮発性メモリーと4ピンインターフェイスを備えた低コストのシリアル・コンフィグレーション・デバイスにコンフィグレーション・データを保存します。
Internal Configuration ダウンロード・ケーブルの インテル® Quartus® Primeのプログラマーを介して、 インテル® MAX® 10デバイスのコンフィグレーション・フラッシュ・メモリー（CFM）およびユーザー・フラッシュ・メモリー（UFM）の内部構成に.pofファイルを使用します。 インテル® MAX® 10
レベル 2 の表題