インテルのみ表示可能 — GUID: mez1611962503823
Ixiasoft
1.4.1.1. 同期メモリーブロックの使用
1.4.1.2. サポートされないリセットおよびコントロール条件の回避
1.4.1.3. Read-During-Write動作の確認
1.4.1.4. RAMの推論と実装の制御
1.4.1.5. シングルクロック同期RAM (古いデータでのRead-During-Write動作)
1.4.1.6. シングルクロック同期RAM (新しいデータでのRead-During-Write動作)
1.4.1.7. シンプル・デュアルポート、デュアルクロック同期RAM
1.4.1.8. トゥルー・デュアルポート同期RAM
1.4.1.9. 混合幅デュアルポートRAM
1.4.1.10. バイト・イネーブル信号を備えるRAM
1.4.1.11. 電源投入時の初期のメモリーコンテンツの指定
インテルのみ表示可能 — GUID: mez1611962503823
Ixiasoft
2.5.1.1. デザイン・アシスタント規則の重大度
デザイン・アシスタントは、各規則違反に重大度レベルを指定します。任意の規則の重大度レベルは、特定のデザイン要件に合わせて引き上げることができます。
重大度 | 詳細 | 重大度レベルの色 |
---|---|---|
Fatal | 違反が発生している場合にコンパイラー・フローを停止する違反条件です。 | 赤 |
Critical | サインオフには修正が必要なクリティカルな問題です。 | 赤 |
High | 機能障害を引き起こす可能性があります。デザインデータが不足している、もしくは正しくないことを示している可能性があります。 | 黄 |
Medium | fMAX またはリソース使用率の結果の品質に影響する可能性があります。 | 茶 |
Low | FPGAデザインのベスト・プラクティスを反映できるオプションの提案です。一般的なデザインにおいてデバイス・パフォーマンスと使用率にわずかに影響をおよぼす可能性があります。 | 青 |