インテルのみ表示可能 — GUID: xto1509073085957
Ixiasoft
2.1. Intel Agilex® 7 M シリーズ M20K ブロックのファブリック・ネットワークオンチップ (NoC)
2.2. Intel Agilex® 7エンベデッド・メモリー・ブロックにおけるバイト・イネーブル
2.3. アドレス・クロック・イネーブルのサポート
2.4. 非同期クリアと同期クリア
2.5. メモリーブロックの誤り訂正コード (ECC) のサポート
2.6. Intel Agilex® 7エンベデッド・メモリーのクロックモード
2.7. Intel Agilex® 7 エンベデッド・メモリーのコンフィグレーション
2.8. Force-to-Zero
2.9. コヒーレント読み出しメモリー
2.10. フリーズロジック
2.11. トゥルー・デュアルポートのデュアルクロック・エミュレーター
2.12. 読み出しアドレスレジスターと書き込みアドレスレジスターの初期値
2.13. M20K ブロックのタイミングまたは消費電力の最適化機能
2.14. Intel Agilex® 7 でサポートされるエンベデッド・メモリー IP
4.3.1. FIFO Intel® FPGA IP のリリース情報
4.3.2. コンフィグレーション方法
4.3.3. 仕様
4.3.4. FIFO の機能におけるタイミング要件
4.3.5. SCFIFO の ALMOST_EMPTY 機能のタイミング
4.3.6. FIFO の出力ステータスフラグとレイテンシー
4.3.7. FIFO の準安定状態の保護および関連オプション
4.3.8. FIFO の同期クリアと非同期クリアの影響
4.3.9. SCFIFO および DCFIFO の Show-ahead モード
4.3.10. 異なる入力幅と出力幅
4.3.11. DCFIFO のタイミング制約の設定
4.3.12. 手動インスタンス化のコーディング例
4.3.13. デザイン例
4.3.14. クロック・ドメイン・クロッシングでのグレイコード・カウンター転送
4.3.15. エンベデッド・メモリーの ECC 機能に関するガイドライン
4.3.16. FIFO Intel® FPGA IP のパラメーター
4.3.17. リセットスキーム
インテルのみ表示可能 — GUID: xto1509073085957
Ixiasoft
2.5.2. ECCのパリティーフリップ
ECCのパリティーフリップ機能により、M20Kブロックのエンコーダーで生成されたパリティー値を動的に反転し、ECCの動作をシミュレーションで観察します。
ECC Encoder Bypass (eccencbypass) ポートがHighの場合、組み込みECCエンコーダーの値は、パリティーポートを介して8パリティービットとXOR演算され、新しいエンコーダー値のセットが生成されます。ECC Encoder BypassポートがLowの場合、エンコーダーによるパリティービットの生成は、書き込みプロセス時のデータ入力に基づき行われます。
次の表は、パリティーポートに8ビットのデータ幅を構築する例を示しています。
パリティービットのシーケンス | ECC機能 | ECCデコーダーによるデータビットの認識および訂正の可否 |
---|---|---|
00000001 | シングルエラー訂正 | 可能 |
00000011 | ダブル隣接エラー訂正 | 可能 |
00000111 | トリプル隣接エラー訂正 | 可能 |
00000101 | トリプル隣接エラー訂正 | 可能 |
00010011 | 非隣接のダブル/トリプル訂正/検出 | 保証なし |