インテルのみ表示可能 — GUID: cqa1611615944948
Ixiasoft
1.1. 概要
インテル® FPGAは、 インテル® Stratix® 10デバイス以降のすべてのFPGAデバイスで、セキュア・デバイス・マネージャー (SDM) のアーキテクチャーを実装しています。SDMは、 インテル® Stratix® 10コンフィグレーション・ユーザーガイドで説明されている三重冗長ロックステップ・プロセッサーとその他のコンポーネントで構成されます。
SDMとは、メールボックス・インターフェイスを介して通信することができます。図1に示すように、次のインターフェイスのいずれかを使用して、SDMのメールボックス・ブロックにアクセスします。
- JTAGインターフェイス
- HPSインターフェイス
- ソフトIPを使用しているFPGAコア・インターフェイス
このアプリケーション・ノートは、JTAGインターフェイスを介したSDMへのアクセスに関する情報のみを提供します。
FPGAコア・インターフェイスからSDMにアクセスする方法の詳細については、Mailbox Client Intel® FPGA IP User Guideを参照してください。
次の図は、セキュア・デバイス・マネージャー・ハードウェアのブロック図です。この図は、SDMでデバイスとの通信に使用できるさまざまなインターフェイスを示しています。
図 1. SDMのブロック図