インテルのみ表示可能 — GUID: zhr1481302621962
Ixiasoft
1. Cyclone® V SoC FPGAおよび Arria® V SoC FPGAのデザイン・ガイドラインの概要
| 更新対象: |
|---|
| インテル® Quartus® Prime デザインスイート 18.0 |
| この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
このドキュメントの目的は、 Cyclone® V SoCおよびArria V SoC FPGAデバイスを使用するデザインに向けた一連のデザイン・ガイドラインと推奨事項、および考慮すべき要素のリストを提供することです。このドキュメントは、SoC FPGAのデザイン、プラットフォーム・デザイナー (スタンダード) サブシステムのデザイン、ボードデザイン、ソフトウェア・アプリケーション・デザインのプランニングおよび初期のデザインフェーズを補助するものです。
注: このアプリケーション・ノートには、 Cyclone® Vまたは Arria® Vのハード・プロセッサー・システム (HPS) デバイスの詳細、機能、ハードウェア・システムまたはソフトウェア・システムのデザインに関する情報がすべて含まれるわけではありません。 Cyclone® Vまたは Arria® VのHPSの機能と個々のペリフェラルに関しては、それぞれのハード・プロセッサー・システム・テクニカル・リファレンス・マニュアルを参照してください。
デザインのFPGA部分に関するデザイン・ガイドラインは、Arria VおよびCyclone Vのデザイン・ガイドラインで提供されています。