インテルのみ表示可能 — GUID: sam1412833637387
Ixiasoft
リリース情報
LVDS SERDES IPコアの機能
LVDS SERDES IPコアの機能モード
LVDS SERDES IPコアの機能の説明
LVDS SERDES IPコアの初期化とリセット
LVDS SERDES IPコアの信号
LVDS SERDES IPコアのパラメーター設定
LVDS SERDES IPコアの一般設定
LVDS SERDES IPコアのタイミング
LVDS SERDES IPコアのデザイン例
LVDS SERDES IPコアのその他のリファレンス
LVDS SERDES Intel FPGA IPユーザーガイドのアーカイブ
LVDS SERDES Intel® FPGA IPユーザーガイド: インテル® Arria® 10および インテル® Cyclone® 10 GXデバイスの改訂履歴
インテルのみ表示可能 — GUID: sam1412833637387
Ixiasoft
LVDS SERDES IPコアのクロックリソースの概要
Clock Resource Summaryタブには、必要なクロックの必要な周波数、位相シフト、デューティー・サイクル、および接続の指示が一覧表示されます。LVDS SERDES IPコアに対する外部PLLのコンフィグレーションおよび接続方法については、このタブを参照してください。