インテル® FPGA LDPC IP
インテルは、LDPC 向け Intellectual Property (IP) の製造を終了します。詳細については、製品の生産終了通知 (PDN2208) をご覧ください。
インテル® FPGA LDPC IP
5G 低密度パリティーチェック
低密度パリティチェック (LDPC) 符号は、ノイズの多いチャンネルでメッセージを送信するための線形エラー訂正符号です。インテル® FPGA 5G Low-Density Parity Check (LDPC) Intellectual Property (IP) Core は、3rd Generation Partnership Project (3GPP) 5G 仕様に準拠した高スループットのエンコーダーまたはデコーダーです。LDPC 符号は、より優れたスペクトル効率を提供し、5G の新無線 (NR) の高スループットをサポートします。インテル® FPGA の柔軟性により、ベースグラフ、コードレート、Z、LR 幅の変更にも対応できるよう、さまざまな構成を設計・実装し、再設計することができます。
機能
すべてのデコーダーは次を含みます。
- MATLAB モデル
- レイテンシーを削減し、スループットを向上させるダブルバッファー・アーキテクチャー
- 早期停止基準
- 次のパラメーター:
- 入力の並列処理
- デコードの並列処理
- LLR 幅
- 減衰係数
その他のリソース
IP のご紹介
ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。
テクニカルサポート
この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。
IP の評価と購入
Altera® FPGA Intellectual Property コアの評価モードと購入情報。
IP ベース・スイート
インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。
デザイン例
Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。
セールスへのお問い合わせ
Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。