インテル® FPGA ビデオ & 画像処理 スイート
インテル® FPGA ビデオ & 画像処理スイートは、カスタムのビデオおよび画像処理デザインの開発を容易にするために使用できるインテル® FPGA Intellectual Property (IP) 機能のコレクションです。これらのインテル® FPGA IP ファンクションは、スタジオ放送、ビデオ会議、AV ネットワーキング、医療用画像処理、スマートシティー / リテール、家電など、さまざまな画像処理やディスプレイ・アプリケーションでの使用に最適です。
インテル® FPGA ビデオ & 画像処理 スイート
ビデオ & ビジョン・プロセシング・スイートは、ビデオ、画像、ビジョン・プロセシング向けの、IP 次世代スイートです。この IP は、業界標準の AXI4-プロトコルを使用したインテル® FPGA ストリーミング・ビデオ・プロトコルで、映像を送ります。プロトコルコンバーター IP は、Avalon ストリーミング・ビデオ規格と、既存のビデオ & 画像プロセシング・スイート IP や、Avalon ストリーミング・ビデオ・プロトコルに準拠した他の IP との相互運用性を可能にします。
ビデオ & 画像処理スイートは、色空間変換などの単純なビルディング・ブロック機能から、プログラム可能な多相スケーリングを実装できる高度なビデオ・スケーリング機能まで、さまざまなコアを備えています。
- すべての VIP コアは、オープンでオーバーヘッドの少ない Avalon ストリーミング(Avalon-ST)・インターフェイス規格を使用しているため、簡単に接続できます。
- VIP コアを使用すると、インテル® Quartus® Prime Lite または Standard Edition ソフトウェアと関連するプラットフォーム・デザイナーを用いて、カスタム・ビデオ・プロセシング・シグナル・チェーンを素早く構築できます。
- ビデオ & 画像プロセシング・コアを、独自の IP と組み合わせることができます。
- プラットフォーム・デザイナーを使用して、組込みプロセッサーと周辺機器を自動的に統合し、アービトレーション・ロジックを生成できます。
- 60 fps 以上の 8K ビデオに対応可能。
機能
インテル® FPGA ビデオ & 画像処理スイート IP の機能
インテル® FPGA IP の機能 |
詳細 |
---|---|
画像データのストリームに 3 x 3 、 5 x 5 、または 7 x 7 の有限インパルス応答 (FIR) フィルターを使用し、画像をソフトまたはシャープにします 。 |
|
複数の画像ストリームをミックスまたはブレンドします (テキスト・オーバーレイやピクチャーインピクチャーの実装に役立ちます)。 |
|
追加で遅延を増やさずにビデオのデータパケットをキャプチャーし、ビデオのトレース・データを収集するためにトレース・システム IP に接続します。 |
|
入力データ・ストリームにある不完全なシーケンスやエラーケースを削除、修復し、暗黙の完全な使用モデルに準拠する出力ストリームを生成します。 |
|
画像フレームのクロマデータのサンプリング・レートを変更します (例: 4:2:2 から 4:4:4 または 4:2:2 から 4:2:0)。 |
|
ビデオストリームをクリップする方法を提供し、コンパイル時または実行時に構成できます。 |
|
クロックド・ビデオ入力 (CVI)、クロックド・ビデオ入力 II (CVI II)、クロックド・ビデオ出力 (CVO)、およびクロックド・ビデオ出力 II (CVO II) |
クロックド・ビデオ・インターフェイス IP コアは、クロックド・ビデオ・フォーマット (BT656、BT1120、DVI など) を Avalon-ST ビデオに変換でき、その逆もできます。 |
Avalon-ST インターフェイスによるカラー・プレーン・サンプルの転送方法を変更します。この機能は、ビデオストリームの分割 / 結合に使用でき、カラー・プレーン・サンプルの配線を制御します。 |
|
RGB から YCrCb などのさまざまな異なる色空間同士で画像データを変換します。 |
|
設定可能な保護バンド |
設定可能な保護バンド IP コアは、入力ビデオストリームの各カラープレーンを保護バンドの上限値と下限値と比較します。 |
ビデオストリームに加えられた変更を 2 つの機能間でリアルタイムに同期させます。 |
|
モーション・アダプティブ・インターレース解除アルゴリズムを使用して、インターレース・ビデオ形式をプログレッシブ・ビデオ形式に変換します。「bob」および「weave」アルゴリズム、低角度エッジ検出、3:2 ケイデンス検出、および低レイテンシーにも対応しています。 |
|
ビデオフレームを外部 RAM にバッファーします。このコアは、フレームのドロップと繰り返しのため、さまざまなオプションを備えたダブルまたはトリプル・バッファリングをサポートします。 |
|
外部メモリーからビデオデータを読み出し、ストリームとして出力します。 |
|
ビデオストリームをディスプレイ・デバイスの物理的特性に合わせて修正できるようにします。 |
|
入力プログレッシブ・フレームの半分のラインをドロップすることにより、プログレッシブ・ビデオをインターレース・ビデオに変換します。 |
|
HDL コードベースのスケーラー II インテル® FPGA IP ファンクションは、ビデオ & 画像処理スイートの第 1 世代スケーラーよりも使用する領域が少なく、パフォーマンスが向上します。スケーラー II 機能は、4:2:2 クロマデータ・サンプリング・レートを新たにサポートし、必要なリソースをさらに削減します。線形アルゴリズムと多相アルゴリズムの両方が利用でき、エッジ適応アルゴリズムの新機能により、リアリズムを維持しながらぼやけを低減します。 |
|
ビデオストリームをリアルタイムで切り替えることができます。 |
|
テストパターンとして使用する静止カラーバーを含むビデオストリームを生成します。 |
|
ビデオモニターからキャプチャーされたデータを監視し、JTAG または USB を介してホスト・システム・コンソールに接続して表示します。 |
スタートガイド
デザインサンプルと開発キット
次のデザイン例は、開発キット上で実行することができます。
製品名 |
サポートされているデバイス / 開発キット |
ドーターカード |
プラットフォーム・デザイナー準拠 |
プロバイダー |
---|---|---|---|---|
✓ |
Intel |
|||
ない |
✓ |
ALSE |
||
ない |
✓ |
Terasic |
||
✓ |
Intel |
ビデオ・チュートリアル
IP の品質指標
基本 |
|
---|---|
IP の初回リリース年 |
2009 |
サポートされるインテル® Quartus® ソフトウェアの最新バージョン |
18.1 |
ステータス |
実稼動 |
提供内容 |
|
製品に含まれるものは以下のとおりです。 デザインファイル (暗号化ソースコード、または合成後のネットリスト) ModelSim* - Intel® FPGA Edition ソフトウェア向けシミュレーション・モデル タイミング制約および / またはレイアウト制約 テストベンチまたはデザインのサンプル 変更履歴付きドキュメント Readme ファイル |
○ ○ ○ ○ ○ ☓ |
IP に同梱されるその他の提供物 |
ない |
エンドユーザーによる IP のコンフィグレーションが可能なパラメーター化された GUI |
○ |
インテル® FPGA IP 評価モードのサポート |
○ |
ソース言語 |
Verilog |
テストベンチ言語 |
Verilog |
同梱ソフトウェア・ドライバー |
sw.tcl ファイル |
ドライバーのオペレーティング・システム (OS) サポート |
N/A |
実装情報 |
|
ユーザー・インターフェイス |
クロックド・ビデオ (クロックド・ビデオ入力への入力とクロックド・ビデオ出力からの出力)、Avalon-ST (ほかのすべてのデータパス) |
IP-XACT メタデータ |
☓ |
検証 |
|
サポートされるシミュレーター |
ModelSim*、VCS*、Riviera-PRO*、NCSim* |
検証済みハードウェア |
Arria® II GX/ GZ、Arria® V、インテル® Arria® 10、Cyclone® IVES / GX、Cyclone®V、インテル® Cyclone® 10、インテル® MAX® 10、Stratix® IV、Stratix® V |
業界標準のコンプライアンス・テストの実施 |
☓ |
「あり」の場合、実施したテストの種類 |
N/A |
「あり」の場合、使用したインテル® FPGA デバイス |
N/A |
「あり」の場合、実施日 |
N/A |
「なし」の場合、今後の予定 |
N/A |
相互運用性 |
|
IP における相互接続性テストの実施有無 |
○ |
「あり」の場合、使用したインテル® FPGA デバイス |
インテル® Arria® 10 デバイス、インテル® Cyclone® 10 デバイス |
相互接続性レポートの提供 |
N/A |
ガンマ補正
ガンマ補正は、送信先のディスプレイの情報に基づいて、ピクセル値を特定の範囲に制限する必要がある場合に使用します。ディスプレイの中には、ビデオ信号の電圧に対する反応が非線形なものがあり、その結果、ディスプレイを補正するためにピクセル値の再マッピングが必要になります。ガンマ補正は、Avalon-MM インターフェイスのルックアップ・テーブルを使用して、ピクセル値を変更後の値にマッピングします。
ガンマ補正の例として、0 ~ 255 の 8 ビットカラー値を持つ Y'CbCr 入力がガンマ補正に渡され、16 ~ 240の範囲に収まるように値を再マッピングして、クロックドビデオ出力に送信されます。
2D FIR フィルター
2D 有限インパルス応答 (FIR) フィルタービデオ知的財産 (IP) コアは、カラープレーンをシリアルに処理し、ピクセル値を FIR フィルターに渡すために使用されます。係数は Avalon メモリーマップド (Avalon-MM) インターフェイスを介して入力され、Nios® II プロセッサーやその他の周辺機器からビデオ・データパスを含む Qsys デザインにアクセスすることができます。
2D FIR フィルターを使用したブロック図の例では、FIR フィルターを通過させるために RGB カラープレーンがシリアルにフォーマットされたクロックドビデオ入力が示されています。フィルタリングが終了すると、色空間シーケンサーを使用して、色空間をシリアルの 3 つのプレーンから並列の 3 つのプレーンに再フォーマットします。3 つのカラープレーンが並列になると、ビデオフレームはクロックドビデオ出力コアを介して外部に送信される準備が整います。
アルファブレンディング・ミキサーとミキサー II
アルファブレンディング・ミキサー・コアとミキサー II コアは、それぞれ最大 12 枚または 4 枚のイメージレイヤーをミックスする機能を持ち、Avalon-MM インターフェイスを通じてランタイム・コントロールが可能です。Nios II プロセッサーから Avalon-MM インターフェイスを介してアクセスすると、表示される各レイヤーの位置やレイヤーの重ね合わせ順序を動的に制御することができます (ミキサー I のみ)。ミキサー I のアルファブレンディング機能は、透明または半透明のピクセルの表示をサポートしています (ミキサー I のみ)。
Mixer II コアには、バックグラウンド レイヤーとして使用するテスト パターン ジェネレータが内蔵されています。これにより、4つ の入力のうち 1 つはテストパターン・ジェネレーター・コアからの入力である必要がないため、利点があります。また、ミキサー II は 4K ビデオに対応しているのも特徴です。
ミキサーコアの使用例をブロック図で示すと、クロックドビデオ入力が入力 0 にアクティブなビデオフィードを提供し、内蔵のテスト・パターン・ジェネレータによって提供される背景レイヤーと、会社のロゴのような静的なグラフィックを読み取るフレーム・リーダー・コアが入力 1 にあります。これらのフィードがミックスされて、グラフィック付きのビデオ画像とテストパターン・ジェネレータによる背景が表示されます。
ミキサーの入力は、入力と出力のそれぞれのフレームレートと入力レイヤーのオフセットが、データの枯渇やビデオのロックにつながらないことが確認できない限り、フレームバッファーから直接入力することをお勧めします。
クロマ・リサンプラー
クロマ・リザンプラーは、ビデオデータのクロマ・フォーマットを変更するために使用します。Y'CbCr の色空間で伝送される映像は、データの帯域幅を節約するために Cb と Cr の色成分をサブサンプリングすることができます。クロマ・リザンプラーは、4:4:4、4:2:2、4:2:0 の 3 つのフォーマットを切り替えることができます。
例えば、Y'CbCr が 4:2:2 のクロマ・フォーマットであるクロックドビデオ入力が、クロマ・リザンプラーによって 4:4:4 フォーマットにアップスケールされます。このアップスケールされたビデオ・フォーマットは、カラー・スペース・コンバーターに渡され、ビデオ・フォーマットを Y'CbCr から RGB に変換して、クロックドビデオ出力コアに送信されます。
クリッパー II
クリッパーコアは、ビデオフィードの固定された部分を撮影して転送する場合に使用します。クリッパーコアはコンパイル時に設定したり、Nios II プロセッサーや他の周辺機器から Avalon-MM インターフェイスを介して更新することができます。クリッパーは、エッジからのオフセットまたは固定の矩形領域のいずれかでクリッピング方法を設定することができます。
例として、クリッパーの 2 つのインスタンスが、それぞれのビデオ入力から 400 x 400 ピクセルの領域を取り出しています。これらの 2 つのクリップされたビデオフィードは、他のグラフィックや背景としての内蔵テスト・パターン・ジェネレータとともに、ミキサーコアで混合されます。ミキサーにはビデオ入力の位置を調整する機能があるので、必要に応じてフレームバッファーを追加すれば、2 つのクリップされたビデオフィードを並べて配置することができます。
クロックドビデオ入力および出力コア (I および II)
クロックドビデオ入力および出力コアは、BT656 や BT1120 などの様々なフォーマットのビデオをキャプチャーおよび伝送するために使用されます。
クロックドビデオ入力コアは、入力されたビデオデータを Avalon ストリーミング (Avalon-ST) ビデオ・フォーマットのパケットデータに変換し、入力された水平・垂直ブランキングを除去し、アクティブな画像データのみを保持します。このコアを使用すると、ある周波数でビデオをキャプチャし、そのデータを同じ周波数または別の周波数で動作する Qsys システムの残りの部分に渡すことができます。
クロックドビデオ入力の例では、ビデオをスケーラーブロックに送り、1280 x 720 から 1920 x 1080 にアップスケールした後、クロックドビデオ出力コアに送信します。入力と出力のフレームレートが同じ場合、クロックドビデオ入力とクロックドビデオ出力に FIFO を作成することで、フレームバッファーなしで変換を行うことができます。
色空間シーケンサー
色空間シーケンサーは、ビデオシステム内の色空間要素を再配置するために使用します。色空間の直列伝送から並列伝送への変換 (またはその逆)、ビデオチャンネルの「複製」(セカンダリー・ビデオ・モニター・サブシステムの駆動など)、ビデオチャンネルの「分割」(フレームリーダーから 4 つのプレーンとして出力される 3 つの RGB プレーンからアルファプレーンを分離する場合など) などに使用できます。
色空間シーケンサーの例として、色空間を直列にして映像を入出力する必要がある 2D FIR フィルタービデオ IP コアを示します。ビデオをクロックドビデオ出力に希望のフォーマットで送信するためには、色空間シーケンサーで色空間を並列に変換する必要があります。
コントロール・シンクロナイザー
コントロール・シンクロナイザーは、Nios II プロセッサーやその他の周辺機器などの Avalon-MM マスター・コントローラーと組み合わせて使用します。コントロール・シンクロナイザーは、1 つまたは複数のビデオ IP ブロックのランタイム構成の変更を、変更中のビデオデータに合わせて同期させるために使用します。構成の変更は、ビデオフレームが以前のフォーマットでビデオ IP コアを通過している間に、ビデオ IP コアの上流で行われることがあります。シームレスな移行を実現し、画面上のグリッチを回避するために、コントロール・シンクロナイザーを使用して、新しい入力ビデオ・フレーム・データがコアに到着するタイミングに合わせて、構成の切り替えを行います。
コントロール・シンクロナイザーの例として、Nios II プロセッサーでテスト・パターン・ジェネレータを構成し、フレームサイズを 720p から 1080p に変更する例を示します。コントロール・シンクロナイザーは、ビデオ・フレーム・データがまもなく変更されるという通知を Nios II プロセッサーから受け取りますが、新しいフレームがフレームバッファーを通過してコントロール・シンクロナイザーに到達するまで、クロックドビデオ出力の再構成を保留します。コントロール・シンクロナイザーは、フレームの制御データパケットを読み込んで新しい設定に対応しているかどうかを判断し、クロックドビデオ出力コアを新しい設定に更新することで、ビデオ出力の解像度変更をシームレスに行います。
デインターレーサー (I と II) および ブロードキャスト・デインターレーサー
デインターレーサー コア (デインターレーサー、デインターレーサー II、ブロードキャスト・デインターレーサー) は、インターレース・ビデオ・フレームをプログレッシブ・スキャン・ビデオ・フレームに変換します。デインターレースのアルゴリズムは、求める品質、使用するロジック領域、使用可能な外部メモリの帯域幅に応じて、複数の中から選択することができます。
デインターレーサー・コアの使用例としては、インターレースされたフレームを受信したクロックドビデオ入力がデインターレーサーを通過し、外部メモリとフレーム・バッファー・コアとの間でトランザクションが発生します。プログレッシブ・スキャン・フォーマットにデインターレースされたビデオは、クロックドビデオ出力コアから出力されます。
フレームバッファー (I と II)
フレームバッファーおよびフレーム・バッファー II コアは、プログレッシブおよびインターレース・ビデオ・フィールドをバッファリングするために使用され、ダブルまたはトリプル・バッファリングをサポートし、フレームをドロップしたりリピートしたりするためのさまざまなオプションがあります。ビデオのインターレース解除や、ビデオのフレームレートの変更、場合によってはビデオのミキシングなどの場合に、フレームバッファーが必要となりいます。
フレームバッファーの使用例として、クロックドビデオ入力コアが 30 fps のビデオを受信し、60 fps に変換する必要がある場合を示します。フレーム・バッファー・コアは、複数のフレームをバッファリングするために使用され、リピーティング・フレームをサポートしているため、フレームレートは 60 fps に変換され、クロックドビデオ出力コアを通じて送信されます。
フレームリーダー
フレーム・リーダー・コアは、外部メモリに保存されているビデオフレームを読み込んで、Avalon-ST のビデオストリームとして出力します。データは生のビデオピクセル値としてのみ保存されます。
この例では、フレームリーダーを使用して会社のロゴとグラフィックを別のビデオストリームにオーバーレイさせ、ミキサーコアを使ってレイヤーを結合しています。その後、マージされたビデオは、クロックドビデオ出力コアに送信されます。ミキサーには、オプションでアルファチャンネルを含めることができます。この場合、フレームリーダーは、3 つの色空間と 1 つのアルファプレーンを読み取るように構成され、ミキサーに入力される前に、カラー スペース コンバーター (図示せず) を使用して「分割」される可能性があります。
スケーラー II
スケーラー II コアは、ビデオフレームのサイズを拡大または縮小するために使用されます。スケーラー II コアは、ビデオフレームを拡大・縮小する際に使用され、最近傍傍法、バイリニア法、バイキュービック法、ポリフェーズ/ランチョス法などの複数のアルゴリズムをサポートしています。スケーリングに使用されるビデオラインのバッファリングにはオンチップメモリーが使用され、スケーリング比率が高いほどより多くのメモリーが必要となります。
スケーラー II コアの例では、クロックドビデオ入力から 720 p のビデオ・フレーム・サイズを受け取り、それを 1080 p にスケーリングしてクロックドビデオ出力に送信しています。
スイッチ (I および II)
スイッチ コアは、最大 12 個の入力ビデオストリームを最大12個の出力ビデオストリームに接続することができます。スイッチは、ビデオストリームの統合や複製を行いませんが、入力ポートから出力ポートへのルーティングを変更することができます。ビデオストリームをモニターしたい場合を除き、すべての出力ポートを接続する必要はありません。本機の制御は、Nios II プロセッサーまたは Avalon-MM にマッピングされた他の周辺機器からアクセス可能な Avalon-MM インターフェイスを介して行われます。
スイッチの例として、クロックドビデオ入力とテスト・パターン・ジェネレータがスイッチの 2 つのポートに供給されている様子を示します。スイッチの 2 番目の出力ポートは未接続のままで、Nios II プロセッサーは 2 つのフィードのうちどちらをクロックドビデオ出力に接続されたポートに送信して表示させるかを制御します。
Avalon-ST ビデオモニター
Avalon-ST ビデオモニターは、ビデオデータパスに直列に挿入できるコアで、Avalon-ST のビデオパケット情報を読み取り、トレースシステムに診断データを提供します。ビデオモニターは、分析や統計情報のためにビデオデータパスを調査したい場合に挿入します。トレースシステムのコアと組み合わせて、JTAG などのデバッグポートやインテル® FPGA Download Cable を通じて外部に接続すると、ビデオシステムの動作をより詳細に把握することができます。この情報を表示する仮想プラットフォームとして、System Console を使用することができます。
色空間シーケンサーの前後に Avalon-ST ビデオモニターを挿入した例を紹介します。これは、クロックドビデオ出力と色空間シーケンサーから送信されるビデオパケット情報を監視するためのものです。ビデオモニターは、コアを通過するビデオデータに影響を与えません。ビデオモニターは、ここでは JTAG 経由でアクセスするトレースシステムに接続されています。
トレース・システム
トレースシステムは、デザインに挿入された Avalon-ST ビデオモニターコアにアクセスし、ビデオ診断情報を得るために使用します。複数のビデオモニターコアを使用して、トレース・システム・コントローラーに接続することができます。トレースシステムは、JTAG コネクタやインテル® FPGA Download Cable インターフェイスなどのデバッグ・インターフェイスを使用してホストに接続します (使用可能な場合)。
この例では、色空間シーケンサーの前後に Avalon-ST のビデオモニターコアを数個挿入して、トレースシステムを使用しています。ビデオモニターは、ここでは JTAG 経由でアクセスするトレースシステムに接続されています。
その他のリソース
IP のご紹介
ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。
テクニカルサポート
この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。
IP の評価と購入
Altera® FPGA Intellectual Property コアの評価モードと購入情報。
IP ベース・スイート
インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。
デザイン例
Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。
セールスへのお問い合わせ
Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。