インテル® FPGA 25G イーサネット IP
この IP コアは、25G および 50G イーサネット仕様、25 ギガビット・イーサネット・コンソーシアムのドラフト版 1.4 を実装しています。IP コアには、IEEE 802.3-2012 イーサネット規格の第 66 項で定義された単方向性輸送をサポートするオプションが含まれています。25GbE IP コア向けのメディア・アクセス・コントロール (MAC) インターフェイスは、64 ビット Avalon ストリーミング・インターフェイス (Avalon-ST) です。それは、25.78125Gbps トランシーバーにマッピングします。IP コアのオプションには、直付け銅線 (DAC) ケーブルのサポートのためのオプションのリードソロモン前方エラー訂正 (FEC) があります。
インテル® Arria® 10 FPGA 25G イーサネット IP ユーザーガイドを読む ›
インテル® Stratix® 10 FPGA 25G イーサネット IP ユーザーガイドを読む ›
インテル® FPGA 25G イーサネット IP
また、さまざまなオプション機能を備えたインテル® FPGA 25G イーサネット IP コアは、E タイルを備えたインテル® Stratix® 10 デバイスのハード IP としても利用可能です。詳細については、イーサネット向け E タイル・ ハード IPページを参照してください。
機能
PHY:
- インテル® Stratix® 10 FPGA 25.78125ギガビット / 秒 (Gbps) または 10.3125Gbps シリアル・トランシーバーにシームレスにインターフェイスするソフト PCS ロジック。
- 25.78125Gbps と 10.3125Gbps のイーサネット・データ速度間のダイナミック・リコンフィグレーションのサポート。
- オプションのリードソロモン前方エラー訂正 (FEC)。
フレーム構造制御:
- 1500 バイト以上のパケットと定義されるジャンボパケットのサポート。
- 受信 (RX) CRC の削除およびパススルー制御。
- 送信 (TX) CRC の生成と挿入。
- RX および TX プリアンブル・パススルーのオプション。独自のユーザー管理情報転送を必要とするアプリケーション用です。
- TX 自動フレームパディング。64 バイト最小イーサネット・フレーム長を満たします。
フレームの監視と統計
- RX CRC のチェックおよびエラー報告。
- IEEE 仕様に準拠した RX の不正な形式のパケットチェック。
- オプションの統計カウンター。
- オプションの障害シグナリングは、EEE 802.3-2012 イーサネット標準条項 66 をサポートして、ローカル障害を検出して報告し、リモート障害を生成します。
- IEEE 802.3-2012 イーサネット規格の第 66 項で定義された単方向性輸送。
フロー制御:
- IEEE 802.3 規格の第 31 項および優先度ベースの IEEE 802.1Qbb フロー制御。
精密時間プロトコルサポート:
- IEEE 規格 1588-2008 精密クロック同期プロトコル (1588 PTP) のオプションのサポート。このフィーチャーは、一定タイムスタンプ精度が ±3ns、動的タイムスタンプ精度が ±1ns の PHY 動作速度をサポートしています。
デバッグとテスト容易性:
- シリアル・トランシーバーでのプログラマブル・シリアル PMA ローカル・ループバック (TX から RX)。自己診断テスト用です
- TX エラー挿入機能
- PHY シグナル・インテグリティーをデバッグまたは監視するためのシリアル・リンク向け Altera® デバッグ・マスター・エンドポイント (ADME) へのアクセスオプション。
ユーザー・システム・インターフェイス:
- Avalon メモリー・マップド (Avalon-MM) 管理インターフェイスは、IP コアの制御およびステータスレジスターにアクセスします。
- Avalon ストリーミング (Avalon-ST) データ・パス・インターフェイスは、クライアントロジックに接続されます。
- Avalon-ST TX インターフェイス向けの 0 または 3 クロックサイクルの構成レディー・レイテンシー。
- ハードウェアおよびソフトウェアのリセット・コントロール。
IP ステータス
ステータス |
実稼動 |
| 製品コード | |
インテル® FPGA 25G イーサネット IP |
IP-25GEUMACPHY (インテル® Arria® 10 FPGA) |
| IP-25GEUMACPHY (インテル® Stratix® 10 FPGA) – FEC なし、PTP サポートなし | |
| IP-25GEUMACPHYF (インテル® Stratix® 10 FPGA) – FEC なし、PTP サポートあり | |
| IP-25GEUMACPHYFC (インテル® Stratix® 10 FPGA) – FEC あり、PTP サポートなし | |
| IP-25GEUMACPHYFFC (インテル® Stratix® 10 FPGA) – FEC あり、PTP サポートあり | |
その他のリソース
IP のご紹介
ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。
テクニカルサポート
この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。
IP の評価と購入
Altera® FPGA Intellectual Property コアの評価モードと購入情報。
IP ベース・スイート
インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。
デザイン例
Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。
セールスへのお問い合わせ
Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。