MAX® V CPLD
MAX® V CPLD は、独自の不揮発性アーキテクチャーを提供し、低消費電力とオンチップの機能を実現します。
関連項目 : FPGA 開発ソフトウェア、デザインストア、ダウンロード、コミュニティー、サポート
MAX® V CPLD
機能と利点
最適化されたコスト
信頼性に定評のある低コストの 0.18-µm 製造プロセスと、低コストの最新パッケージング技術の組み合わせによって製造されます。
低消費電力
同等集積度の競合 CPLD と比べて、総電力消費量は半分程度であるため、発熱量が少なく、バッテリー持続時間の延長が可能です。
内蔵オシレーター
外部のディスクリート・タイミング・デバイスに代わる製品であり、シンプルなクロックソースとして使用でき、部品コストの節約につながります。
迅速なパワーオン / リセット
500 µs 以下の高速パワーオン / リセットが可能であり、PCB 上のほかのデバイスの消費電力管理、電源シーケンス制御、電源監視に最適です。
リアルタイムのインシステム・プログラマビリティー (ISP)
CPLD の動作中に、別のコンフィグレーション・イメージをアップデートすることができます。
I/O 機能
I/O はホットソケットに対応しており、LVTTL、LVCMOS、PCITM、LVDS の各出力インターフェイス規格のほか、バス・フレンドリーなオプション (ピンごとの出力イネーブル、シュミットトリガー、スルーレート・コントロールなど) もサポートしています。
グリーンパッケージ
すべてのパッケージは特定有害物質使用制限指令 (RoHS) に準拠し、JEDEC ドキュメント JED 709 (草案) に記載の「低ハロゲン」要件を満たしています。一部のパッケージは有鉛製品として提供されます。
パラレル・フラッシュ・ローダー
オンチップ JTAG ブロックを装備しており、パラレル・フラッシュ・ローダー IP メガファンクションを使い、ディスクリート・フラッシュメモリー・デバイスなどの JTAG 非準拠の外部デバイスをコンフィグレーションできます。
アーキテクチャー
MAX® V デバイスは、実績のある MAX® II アーキテクチャーを活用し、インスタント・オン、不揮発性 CPLD の特性を、FPGA、オンチップメモリー、内蔵オシレーターに通常備わる先進的な機能と統合します。
低コストの実現
MAX® V CPLD は、低コストの製造プロセスと一般的な低コストパッケージの組み合わせを使用して構築されています。パッド制限、スタガード I/O パッド配置を使用することにより最小ダイサイズを実現できるため、I/O 当たりのコストが非常に低くなります。
MAX® V アーキテクチャー
革新的な MAX® V CPLD アーキテクチャー (図 1) には、ロジックエレメントのアレイ (ロジック・アレイ・ブロック (LAB) 単位でグループ化された LE)、メモリーリソース (不揮発性フラッシュおよび LE RAM)、グローバル信号 (クロックまたは制御信号)、豊富なユーザー I/O などが含まれます。MultiTrack インターコネクトは、入力からロジック、ロジックから出力への最も効率的な直接接続を使用することにより、性能を最大化しつつ、消費電力を最小化するように設計されています。MAX® V アーキテクチャーの詳細については、MAX® V デバイス・ファミリー・データシート (PDF) を参照してください。
Quartus® Prime 開発ソフトウェアを使用したデザイン
デザイン最適化プロセスを簡素化するため、MAX® V CPLD アーキテクチャーとインテル® Quartus® Prime 開発ソフトウェア適合アルゴリズムを相互に改善し、ロックダウンしたピンにより tPD、tCO、tSU、fMAX のパフォーマンスを最適化します。デザイン機能が変更されると、Quartus® Prime 開発ソフトウェアは、ロックされたピン割り当ておよびプッシュボタン式コンパイルフローを使用して必要条件を満たすか、さらなる性能向上を実現します。すべての MAX® V CPLD は、無料のインテル® Quartus® Prime 開発ソフトウェア・ライト・エディションによりサポートされています。
I/O 電圧の柔軟性
MAX® V CPLD アーキテクチャーは MultiVolt I/O 機能をサポートしています。それぞれの I/O バンクが異なる I/O 電圧で動作でき、ほかのデバイスとシームレスに接続できます。デバイスコアへの電源供給は、単一の 1.8 V 外部電源 (VCCINT) で行います。ダイナミック消費電力とスタンバイ消費電力を低く抑えながら CPLD 機能を実現できます。
低集積度製品には 2 個の I/O バンク、高集積度製品には 4 個の I/O バンクがあります。各バンクには個別の VCCIO リファレンス電圧を供給できます。
その他のリソース
開発ボード、Intellectual Property (IP)、サポートなど、Altera® FPGA デバイスに関するその他のコンテンツをご覧ください。
サポートリソース
トレーニング、ドキュメント、ダウンロード、ツール、サポートオプションのためのリソースセンター。
開発ボード
FPGA を今すぐ使い始め、Altera 検証済みのハードウェアとデザインで市場投入までの時間の短縮を実現しましょう。
Intellectual Property (IP)
Altera 検証済みの IP コアとリファレンス・デザインの幅広いポートフォリオで、設計サイクルを短縮しましょう。
FPGA 開発ソフトウェア
インテル® Quartus Prime 開発ソフトウェアをはじめ、生産性を向上させるツール一式についてもっと知り、ハードウェアやソフトウェアの設計プロセスの効率アップを図りましょう。
セールスへのお問い合わせ
Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。
購入情報
Altera の正規販売代理店までお問い合わせください。