概要: ヘルスケアにおける AI の統合と導入
VITECは、手術室で使用される既存のビデオ処理デバイス内でAIモデルを統合して展開する任務を負っていました。このデバイスは、ビデオ処理にFPGAテクノロジーを使用しています。
トレーニング済みの AI モデルは、次のリアルタイム・アシスタンス機能を実行しました。
- 手術フェーズを検出して、リアルタイムで看護チームに情報を提供し、洞察を提供し、手術室での効率的なワークフローと患者の安全を確保します。
- 手術分野における不純物の検出と排出を自動化し、外科手術の無菌性と安全性を大幅に向上させます
医療研究所のデータサイエンティストは、独自の利用可能なデータセットを使用してAIモデルを開発およびトレーニングしVITECのFPGA設計者は、手術室ですでに使用されているFPGA上のビデオ処理デバイスにモデルを統合して展開するのを支援しました。データ・サイエンティストは、FPGA AI スイート・ソフトウェア・フローを使用して、トレーニング済みの AI モデルを AI 推論 IP に変換FPGA、FPGA設計者は、標準のインテル® Quartus® Prime 開発ソフトウェアのFPGAデザインフローを使用して、モデルをシームレスに統合および検証し、Arria® 10 FPGAにデプロイしました。
ビデオは手術室の中心となり、外科医に常に新しいビデオ関連の支援機能を提供しています。手術室におけるビデオソースとモニターの急増により、より多くの入力/出力を備えたプラットフォームがますます強力になっています。HDR形式のビデオ信号のサポートは、手術中に外科医が利用できる画像の品質に革命をもたらし、新しいリアルタイム支援機能の開発につながりました。
課題:部門間のコラボレーション
課題の 1 つは、AI 推論 IP FPGA既存のビデオ処理デバイスに統合することです。ビデオ処理アルゴリズムは、AI 推論 IP と並行して実行する必要がありました。そのため、VITEC は、両方の機能とパフォーマンスに影響を与えることなく、現在の設計と一緒に AI 推論 IP を実装する必要がありました。
AI 推論 IP を統合したら、デザインを検証する必要がありました。主な課題は、2つのチーム間で適切なハンドオフプロセスを設定して、医療研究所のデータサイエンティストチームが見た精度の結果が、推論IPをFPGAに統合した後にVITECのFPGA設計チームが見たものと一致することを確認することでした。
ソリューション: FPGA AI スイートがギャップを埋める
AI スイートFPGA、Altera FPGAデバイス向けの使いやすさとプッシュボタン式 AI 推論 IP 生成を可能にします。
データ・サイエンティスト・チームは、OpenVINO™オープンソース・ツールキットと AI スイートを使用して、トレーニング済みの AI モデルをFPGA AI 推論 IP に変換FPGA。OpenVINO は AI スイートFPGAフロントエンドであり、PyTorch、TensorFlow などの標準フレームワークで開発された AI モデルを、AI スイートが AI 推論 IP に変換するために使用する中間表現に変換するFPGAを支援します。
VITEC は、プラットフォーム・デザイナー・システム統合ツール、Quartus でのクローズタイミングを使用して、AI 推論 IP を他のFPGAデザインとの統合を支援し、デザインを検証しました。
ステップ 1.一般的なフレームワークを使用して AI モデルを構築し、トレーニングします。
ステップ2.OpenVINO ツールキットを使用してモデルを最適化し、中間表現 (IR) データ形式に変換します。
ステップ3.FPGA AI スイートを使用して、パフォーマンスとロジック使用量の見積もりを素早くFPGA実行し、モデルがターゲット指標を満たしているかどうかを確認します。
ステップ 4。ステップ 3 が目標メトリックを満たしている場合は、OpenVINO を使用してソフトウェア・エミュレーションを実行し、FPGA AI Suite で生成された IP の精度を確認します。
ステップ5.ステップ 3 で目標指標を満たさない場合は、FPGA AI スイート内の自動最適化機能を使用して FPGA IP アーキテクチャーを変更し、目的の性能目標とロジック使用量を達成します。必要に応じて反復し、手順 4 に進みます。
注: ソフトウェア・エミュレーションは現在、Agilex™ 5 および Agilex™ 3 FPGAsでのみ利用可能です。他の Altera FPGA ファミリーの精度は、デザインをハードウェアで実行することで確認できます。
ステップ 1.医療分野のデータ・サイエンティストから FPGA AI スイートで生成された IP を入手します。
ステップ2.Quartus® Prime ソフトウェア内のプラットフォーム・デザイナー・ツールを使用して、AI 推論 IP を他のすべての IP ブロックおよび / またはカスタム RTL ロジックと統合します。典型的なプロセスを使用してFPGAデザインを完成させ (合成、配置配線、タイミングのクローズ、シミュレーションの終了、消費電力の解析など)、FPGAビットストリームを生成します。
ステップ3.Quartus® Prime 開発ソフトウェアのプログラマー・ユーティリティーを使用して、FPGAベースのハードウェアを新しい AI ベースの設計でプログラミングし、さらなるテスト / 検証を行います。
映像処理デバイスは、AI推論IPの制御機能とコマンドが追加されたAPIを介して制御されます。制御機能には、ネットワークをロードして構成し、CPU からの画像に対して推論を実行し、結果を取得する機能が含まれます。2つのアプリケーションでは、AIネットワークがAPIを介してロードされ、リアルタイムで実行されました。
ビデオ処理デザインが展開されている Arria 10 FPGAデバイスには、AI 推論 IP が収まるのに十分な未使用リソースがあったため、既存の FPGA デザインに AI 推論 IP を簡単に追加することができました。データ・サイエンティスト・チームは、FPGA AI スイート・ツールで AI 推論 IP が使用する適切なエリアターゲットを設定し、アーキテクチャー・オプティマイザー・ツールを実行して最高のパフォーマンスを得た後、FPGAチームに渡しました。
AI 推論 IP の統合は、Quartus® の他の IP の統合と同様でした。FPGAチームが AI 推論 IP を統合したら、次のステップは設計の検証でした。これには、AI IP が適切に統合されていることを確認し、その上で推論を実行する必要がありました。テスト計画には、システムの安定性と信頼性を確認するために、複数のロード/アンロードサイクル、カードの初期化/初期化解除、および数十回のシステムの起動/シャットダウンも含まれていました。
データサイエンティストは、AI推論IPでラベル付けされたテスト画像を提供しました。FPGAの設計チームは、このデータの実行を検証しました。これには、テスト画像に対して推論を繰り返し実行し、結果が常に表に準拠していることを確認することが含まれていました。
また、統合テスト計画では、AI 推論 IP の追加が、現在の FPGA デザインで検証された既存の画像処理操作に影響を与えないことを確認する必要がありました。テスト計画は、一般的なユースケースに基づいていました。
結果:手術室への展開に成功
FPGAi ソリューション のアプリケーションの俊敏性により 、エンジニアは FPGA再プログラム可能性、延長された製品ライフサイクル、および汎用性の高い I/O オプションを使用して、テクノロジーの最先端を維持する AI ソリューションを開発および進化させることができます。
VITECは、強力なAIを利用した機能を追加することで、ビデオ処理デバイスを強化することに成功しました。既存のデバイスやワークフローに統合されたこれらの機能は、直接操作でき、外科手術中の効率を大幅に向上させ、既存のFPGAベースのプラットフォームに付加価値を与えます。
AI Suite の AI 推論 IP フロー FPGA、データ・サイエンティストが使用するソフトウェア・ワークフローと、FPGAエンジニアが使用するハードウェア・フローをエンドツーエンドの汎用 AI ワークフローにシームレスに組み合わせ、両者間の効率的なコラボレーションを可能にします。 AI スイートAltera® OpenVINOAI スイートで FPGAs ソフトウェアFPGAフロー を使用することで 、将来を見据えた設計を可能にし、新しい変更に迅速に適応できます。