記事 ID: 000100829 コンテンツタイプ: エラーメッセージ 最終改訂日: 2025/03/27

Arria® 10 HDMI FPGA IP デザイン例の極性反転設定が、生成される RTL に影響しないのはなぜですか?

詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.4 を使用する際、Arria® 10 FPGA HDMI FPGA IP デザイン例の問題により、HDMI RX PHY の極性反転設定は生成される RTL に影響しません。

解決方法

Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.4 でこの問題を解決するパッチがあります。
以下の適切なリンクからパッチ0.63をダウンロードしてインストールします。

極性反転を有効にする手順:

  1. パッチの適用

  2. デザイン例の生成

  3. IP GUI で ./rtl/ip/nios/intel_hdmi_rx_phy.ip を編集し、ユーザー要件に基づいてパラメーターを設定します。

  4. 「HDL の生成」をクリックして IP を再生成します。

  5. デザインのコンパイル

  6. ハードウェアで実行する

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

すべて表示

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。