Stratix® 10 FPGAデベロッパー・センター
FPGA デベロッパー・センターは業界標準のステージで構成されており、インテル® FPGA のデザインを完成させるためのさまざまなリソースを提供します。各デザイン手順は、拡張可能なサブセクションで詳述されており、リンクによりさまざまな Generation 10 デバイスシリーズ間を選択および移動できます。
1.デバイス情報
ドキュメント
ユーザーガイド / デバイス概要 / デバイス・データシート / アプリケーション・ノート |
---|
AN 692: インテル® Cyclone® 10 GX、インテル® Arria® 10、インテル® Stratix® 10 、インテル® Agilex™ デバイス向け電源シーケンスに関する考慮事項 |
AN 766: インテル® Stratix® 10 デバイス、高速信号インターフェイス・レイアウト・デザイン・ガイドライン |
2.インターフェイス・プロトコル
ドキュメント
3.デザイン・プランニング
ドキュメント
4.デザインエントリー
ドキュメント
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでは、最大限の柔軟性でデザインの入力を可能にする従来型の汎用シンセサイザーを提供します。これらの言語を初めて使用する場合は、オンライン例または組込みテンプレートを使用して開始できます。
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでは、使用頻度の高い構造の Verilog および VHDL テンプレートを提供しています。これらのテンプレートの使用について、詳しくは "インテル® Quartus® Prime 開発ソフトウェア・" の "Using Provided HDL Templates" セクションを参照してください。
インテル® Quartus® Prime 開発ソフトウェアには、インテル® FPGA 製品向けに最適化された RTL 実装に C++ 機能を合成するインテル® 高位合成コンパイラーも付属しています。
ユーザーガイド / デバイス概要 / デバイス・データシート / ホワイト・ペーパー |
---|
トレーニング & ビデオ |
---|
5.シミュレーション & 検証
ドキュメント
ユーザーガイド / デバイス概要 / デバイス・データシート / アプリケーション・ノート |
---|
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・ユーザーガイド: サードパーティー・シミュレーション |
AN 811: インテル® Stratix® 10 デバイスでの PCI Express* Gen3x16 シミュレーション向け Avery BFM の使用 |
トレーニング & ビデオ |
---|
6.実装と最適化
ドキュメント
ユーザーガイド / デバイス概要 / デバイス・データシート / アプリケーション・ノート |
---|
サードパーティー論理合成ユーザーガイド: インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション |
ブロックベースのデザイン・ユーザーガイド: インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション |
パーシャル・リコンフィグレーション・ユーザーガイド: インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション |
7.タイミング解析
ドキュメント
ユーザーガイド / デバイス概要 / デバイス・データシート / アプリケーション・ノート |
---|
タイミング・アナライザー・ユーザーガイド (インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション) |
8.オンチップデバッグ
ドキュメント
ユーザーガイド / デバイス概要 / デバイス・データシート / アプリケーション・ノート |
---|
AN 323: SOPC Builder システムでの SignalTap II エンベデッド・ロジック・アナライザーの使用、デザインファイル |