インテルのみ表示可能 — GUID: jbr1443197641054
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: jbr1443197641054
Ixiasoft
1. デザインのコンパイル
更新対象: |
---|
インテル® Quartus® Prime デザインスイート 23.2 |
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
インテル® Quartus® Primeのコンパイラーでデザインの合成および配置配線後に、デバイス・プログラミング・ファイルを生成します。コンパイラーでは、ハイレベル、HDL、および回路図でのさまざまなデザインエントリー手法をサポートしています。コンパイラーのモジュールには、IPの生成、解析および合成、フィッター、タイミング・アナライザー、アセンブラーが含まれます。
Compilation Dashboard
インテル® Quartus® Primeプロ・エディションのコンパイラーでは、次の高度な機能をサポートします。
- インテル® Arria® 10、 インテル® Cyclone® 10 GX、 インテル® Stratix® 10、Intel Agilex® 7デバイスをサポート
- フィッターでのインクリメンタル最適化 - 解析および最適化を各フィッターステージ後に行い、パフォーマンスを最大限に引き上げ、総コンパイル時間を短縮します。
- Hyper-Awareデザインフロー - Hyper-RetimingおよびFast Forwardコンパイルを使用して、 インテル® Stratix® 10およびIntel Agilex® 7デバイスにおける最高のパフォーマンスを実現します。
- パーシャル・リコンフィグレーション - FPGAの一部を動的にリコンフィグレーションしながら、他のFPGA部分の機能を維持します。
- ブロックベースのデザインフロー - デザインブロックを保存および再利用します。