インテルのみ表示可能 — GUID: jbr1444415589919
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: jbr1444415589919
Ixiasoft
1.11.2.1. VHDL入力の設定 (Settingsダイアログボックス)
Assignments > Settings > VHDL Input をクリックし、VHDL入力ファイルの合成オプションを指定します。
設定 |
詳細 |
---|---|
VHDL Version |
VHDL入力デザインファイルの合成時に使用するVHDL規格を指定します。VHDLファイルに対応する言語規格を選択します。 |
Library Mapping File |
IPコアを含むVHDLファイルの合成に使用するライブラリー・マッピング・ファイル (.lmf) を指定します。LMFのフルパス名を File name ボックスで指定します。 |
VHDL-2019 Conditional Analysis User Definitions File | ユーザー定義のVHDL 2019条件解析の識別子と値のペアを含む .ini ファイルを指定します。 |
図 104. VHDL入力設定ダイアログボックス
