インテル® Quartus® Primeプロ・エディションのユーザーガイド: デザインのコンパイル

ダウンロード PDF
ID 683236
日付 6/26/2023
Public
ドキュメント目次
ドキュメント目次 x
1. デザインのコンパイル 2. コンパイル時間の短縮 3. インテル® Quartus® Primeプロ・エディションのユーザーガイド: デザインのコンパイルのアーカイブ A. インテル® Quartus® Primeプロ・エディションのユーザーガイド
1. デザインのコンパイル x
1.1. コンパイルの概要 1.2. Compilation Dashboardの使用 1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版) 1.4. デザインの合成 1.5. デザインの配置配線 1.6. インクリメンタル最適化フロー 1.7. Fast Forwardコンパイルフロー 1.8. フルコンパイル・フロー 1.9. コンパイル結果のエクスポート 1.10. 他のEDAツールの統合 1.11. 合成言語のサポート 1.12. コンパイラーの最適化手法 1.13. 合成設定のリファレンス 1.14. フィッター設定のリファレンス 1.15. デザインのコンパイルの改訂履歴
1.1. コンパイルの概要 x
1.1.1. コンパイルフロー 1.1.2. コンパイル階層 1.1.3. コンパイルの監視
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版) x
1.3.1. RTLアナライザー (ベータ版) の使用 1.3.2. デザイン合成後の早期タイミング解析 (ベータ版) 1.3.3. DNIの使用例
1.3.1. RTLアナライザー (ベータ版) の使用 x
1.3.1.1. Sweep Hints Viewer 1.3.1.2. Connectivity Tracer 1.3.1.3. Object Set Console 1.3.1.4. モジュール・インターフェイス 1.3.1.5. バンドル・インスタンス 1.3.1.6. 未接続ピンの自動非表示 1.3.1.7. ポートとネットのフィルタリング 1.3.1.8. 接続の展開
1.3.2. デザイン合成後の早期タイミング解析 (ベータ版) x
1.3.2.1. RTLでのSynopsys* Design Constraint (SDC) 1.3.2.2. 合成後のスタティック・タイミング解析 (STA) 1.3.2.3. インテル® Quartus® Prime開発ソフトウェアで使用されるSDCファイルの種類
1.3.2.1. RTLでのSynopsys* Design Constraint (SDC) x
1.3.2.1.1. RTLでのSDCに向けたSDCファイルの登録 1.3.2.1.2. RTL SDC制約の適用 1.3.2.1.3. RTL SDC制約の検査 1.3.2.1.4. RTLでのSDCに向けたSDCファイルにおける制約の作成
1.3.3. DNIの使用例 x
1.3.3.1. DNI Tclコマンドを使用してのルーチンタスクのスクリプティング 1.3.3.2. Tclコマンドを使用してのDNIネットリストの走査 基本的なデザイン・オブジェクトの走査 選択的なデザイン・オブジェクトの取得
1.4. デザインの合成 x
1.4.1. 合成の実行 1.4.2. 合成レポートの表示 1.4.3. 合成における動的レポートの表示
1.4.1. 合成の実行 x
1.4.1.1. 合成時におけるレジスターの保持 1.4.1.2. 監視とデバッグに向けた信号の保持
1.5. デザインの配置配線 x
1.5.1. フィッターの実行 1.5.2. フィッターレポートの表示
1.5.1. フィッターの実行 x
1.5.1.1. フィッターのコマンド 1.5.1.2. 物理合成最適化の有効化と無効化
1.5.2. フィッターレポートの表示 x
1.5.2.1. Plan Stageのレポート 1.5.2.2. Place Stageのレポート 1.5.2.3. Route Stageのレポート 1.5.2.4. Retime Stageのレポート 1.5.2.5. Finalize Stageのレポート
1.5.2.2. Place Stageのレポート x
1.5.2.2.1. Global Signal Visualizationレポート
1.5.2.3. Route Stageのレポート x
1.5.2.3.1. Global Router Congestion Hotspot Summaryレポート 1.5.2.3.2. Global Router Wire Utilization Mapレポート
1.6. インクリメンタル最適化フロー x
1.6.1. 合成またはフィット時の同時解析 1.6.2. コンパイラー・スナップショットの解析 1.6.3. Planステージ後のペリフェラル (I/O) の検証
1.6.2. コンパイラー・スナップショットの解析 x
1.6.2.1. スナップショット・ビューアーの実行
1.6.2.1. スナップショット・ビューアーの実行 x
1.6.2.1.1. スナップショット・ビューアーでの不合格パスの解析 1.6.2.1.2. スナップショット・ビューアーでのクロック解析 1.6.2.1.3. スナップショット・ビューアーを使用しての高ファンアウト・ネットの解析 1.6.2.1.4. スナップショット・ビューアーを使用してのタイミング制約の検証 1.6.2.1.5. スナップショット・ビューアーを使用しての輻輳解析
1.7. Fast Forwardコンパイルフロー x
1.7.1. ステップ1: レジスター・リタイミングの実行 1.7.2. ステップ2: リタイミング結果の確認 1.7.3. ステップ3: Fast Forwardコンパイルの実行 1.7.4. ステップ4: Fast Forward結果の確認 1.7.5. ステップ5: Fast Forwardによる推奨事項の実装 1.7.6. リタイミングの制限と対処方法
1.7.2. ステップ2: リタイミング結果の確認 x
1.7.2.1. クリティカル・チェーンの検索
1.7.3. ステップ3: Fast Forwardコンパイルの実行 x
1.7.3.1. 階層ごとのFast Forwardコンパイル 1.7.3.2. HyperFlexの設定
1.7.4. ステップ4: Fast Forward結果の確認 x
1.7.4.1. Clock Fmax Summaryレポート 1.7.4.2. Fast Forward Detailsレポート
1.8. フルコンパイル・フロー x
1.8.1. 一時的な最適化モードでのフルコンパイル・フロー
1.9. コンパイル結果のエクスポート x
1.9.1. バージョン互換のコンパイル・データベースのエクスポート 1.9.2. バージョン互換のコンパイル・データベースのインポート 1.9.3. デザイン・パーティションの作成 1.9.4. デザイン・パーティションのエクスポート 1.9.5. デザイン・パーティションの再利用 1.9.6. Quartusデータベース・ファイル情報の表示 1.9.7. コンパイル結果の消去
1.9.6. Quartusデータベース・ファイル情報の表示 x
1.9.6.1. QDBファイルの属性タイプ
1.10. 他のEDAツールの統合 x
1.10.1. 他のEDAツールに向けたVQMネットリストの生成
1.11. 合成言語のサポート x
1.11.1. VerilogおよびSystemVerilog合成のサポート 1.11.2. VHDL合成のサポート
1.11.1. VerilogおよびSystemVerilog合成のサポート x
1.11.1.1. Verilog HDL入力の設定 (Settingsダイアログボックス) 1.11.1.2. デザイン・ライブラリー 1.11.1.3. Verilog HDLコンフィグレーション 1.11.1.4. 初期のコンストラクトとメモリー・システム・タスク 1.11.1.5. Verilog HDLのマクロ
1.11.1.3. Verilog HDLコンフィグレーション x
1.11.1.3.1. 階層デザインのコンフィグレーション
1.11.2. VHDL合成のサポート x
1.11.2.1. VHDL入力の設定 (Settingsダイアログボックス) 1.11.2.2. VHDL規格のライブラリーとパッケージ 1.11.2.3. VHDL waitコンストラクト 1.11.2.4. VHDL-2019条件解析ツールのディレクティブ
1.12. コンパイラーの最適化手法 x
1.12.1. コンパイラーの最適化モード 1.12.2. レジスター・リタイミングの許可 1.12.3. ゲート使用クロックの自動変換 1.12.4. 中間フィッターステージのスナップショットの有効化 1.12.5. Fast Preserveオプション 1.12.6. フラクタル合成の最適化
1.12.6. フラクタル合成の最適化 x
1.12.6.1. フラクタル合成の有効化または無効化
1.13. 合成設定のリファレンス x
1.13.1. 合成における高度な設定
2. コンパイル時間の短縮 x
2.1. コンパイル結果に影響を与える要因 2.2. 総コンパイル時間を短縮する戦略 2.3. 合成時間および合成ネットリスト最適化時間の短縮 2.4. 配置時間の短縮 2.5. 配線時間の短縮 2.6. スタティック・タイミング解析時間の短縮 2.7. プロセスの優先順位の設定 2.8. コンパイル時間の短縮の改訂履歴
2.2. 総コンパイル時間を短縮する戦略 x
2.2.1. ECOコンパイルフローの実行 2.2.2. マルチプロセッサー・コンパイルの有効化 2.2.3. ブロックベースのコンパイルの使用
2.2.2. マルチプロセッサー・コンパイルの有効化 x
2.2.2.1. プロセッサーのベースクロック周波数 2.2.2.2. ランダム・アクセス・メモリー (RAM) 2.2.2.3. ストレージ
2.3. 合成時間および合成ネットリスト最適化時間の短縮 x
2.3.1. 合成時間および合成ネットリスト最適化時間を短縮する設定 2.3.2. 適切なコーディング・スタイルを使用しての合成時間の短縮
2.4. 配置時間の短縮 x
2.4.1. Placement Effort Multiplierの設定
2.5. 配線時間の短縮 x
2.5.1. Chip Plannerによる配線輻輳の特定
2.5.1. Chip Plannerによる配線輻輳の特定 x
2.5.1.1. 配線の輻輳がある領域 2.5.1.2. HDLコーディング・スタイルが原因の輻輳
1. デザインのコンパイル
2. コンパイル時間の短縮
3. インテル® Quartus® Primeプロ・エディションのユーザーガイド: デザインのコンパイルのアーカイブ
A. インテル® Quartus® Primeプロ・エディションのユーザーガイド

1.3.3.2. Tclコマンドを使用してのDNIネットリストの走査

この項では、デザインの基本的なネットリスト・オブジェクトの抽出や選択的なオブジェクトの抽出が可能なTclコマンドの例を示します。ここでは、フィルター、パターン、およびその他の手法を使用します。

基本的なデザイン・オブジェクトの走査

次の表に、デザイン・ネットリストから階層インスタンス、インスタンス・ポート、ネット、およびポートを抽出するTclコマンドの例を示します。

表 6.  デザイン・オブジェクトを走査するTclコマンド
タスク Tclコマンド例
最上位モジュール直下にあるすべてのインスタンスの取得 foreach_in_collection obj [dni::get_cells] { puts $obj; }
すべての階層のすべてのデザイン・インスタンスの取得 foreach_in_collection obj [dni::get_cells -hierarchical] { puts $obj; }
階層インスタンス直下にあるすべてのインスタンスの取得、階層区切り文字 (|) を含むパターンを使用 foreach_in_collection obj [dni::get_cells auto|*] { puts $obj; }
特定の階層インスタンス (auto など) の直接的な子インスタンスをすべて取得

dni::current_instance を使用して、検索範囲を auto 階層インスタンスに移す

dni::current_instance auto

階層インスタンス auto の直接的な子インスタンスをすべて取得

foreach_in_collection obj [dni::get_cells] { puts $obj; }

範囲を最上位デザインに戻す

dni::current_instance

最上位モジュール直下にあるすべてのネットの取得 foreach_in_collection obj [dni::get_nets] { puts $obj; }
すべての階層におけるデザインのすべてのネットの取得 foreach_in_collection obj [dni::get_nets -hierarchical] { puts $obj; }
階層インスタンス直下のすべてのネットの取得、階層区切り文字 (|) を含むパターンを使用 foreach_in_collection obj [dni::get_nets tick|*] { puts $obj; }
特定の階層インスタンス (tick など) 直下のネットをすべて取得

dni::current_instance を使用して、検索範囲を tick 階層インスタンスに移す

dni::current_instance tick

tick 直下のすべてのネットを取得

foreach_in_collection obj [dni::get_nets] { puts $obj; }

範囲を最上位デザインに戻す

dni::current_instance

デザインのすべてのポートの取得 foreach_in_collection obj [dni::get_ports] { puts $obj; }
デザインの最上位モジュールの下にある直接的な子インスタンスのすべてのインスタンス・ポートを取得 foreach_in_collection obj [dni::get_pins] { puts $obj; }
特定の階層インスタンス (tick など) の下にあるすべての子インスタンスのすべてのインスタンス・ポートを取得

dni::current_instance を使用して、検索範囲を tick 階層インスタンスに移す

dni::current_instance tick

tick の下にあるすべてのインスタンス・ポートを取得

foreach_in_collection obj [dni::get_pins] { puts $obj; }

範囲を最上位デザインに戻す

dni::current_instance

すべての子インスタンスのすべてのインスタンス・ポートを取得、DNIオブジェクトID形式を使用して階層インスタンスを指定

set inst [get_cells tick]

foreach_in_collection obj [dni::get_pins -of_objects $inst] { puts $obj; }

foreach_in_collection obj [dni::get_pins -of_objects tick|ticket[1]] { puts $obj; }

foreach_in_collection obj [dni::get_pins -of_objects instance::chiptrip::tick|ticket[1]] { puts $obj; }

選択的なデザイン・オブジェクトの取得

次の手法を使用して検索条件を絞り込み、選択したデザイン・オブジェクトをネットリストから抽出することができます。

  • <patterns> : dni::get_cells、dni::get_nets、dni::get_pins コマンドの一致パターンによってオブジェクトを抽出します。パターンにはワイルドカード文字 (* または ?) を含めることができます。ワイルドカード文字は階層区切り文字とは一致しません。

    デザイン階層内のオブジェクトの場合

    • オブジェクトの階層パス名がパターンと照合されます。
    • 階層区切り文字 (|) でパターンを個々のサブパターンに分割し、各サブパターンが1つの階層レベルと照合されます。つまり、* は階層に一致しないことを意味します。
    • 一致する名前は、現在の検索のルート (デザインの最上位モジュール) に相対します。現在の検索のルートを変更するには、dni::current_instance コマンドを使用します。
表 7.   <pattern> を使用しての選択的なデザイン・オブジェクトの取得
<pattern> を使用するタスク Tclコマンド例
第1レベルのすべての階層インスタンスとリーフ・インスタンスの取得 foreach_in_collection obj [dni::get_cells *] { puts $obj; }
第2レベルのすべての階層インスタンスとリーフ・インスタンスの取得 foreach_in_collection obj [dni::get_cells *|*] { puts $obj; }
階層インスタンス (auto など) の下にあるすべてのインスタンスの取得 foreach_in_collection obj [dni::get_cells auto|*] { puts $obj; }
最上位モジュールの下にあるすべてのネットの取得 foreach_in_collection obj [dni::get_nets *] { puts $obj; }
第1レベルの階層インスタンスとリーフ・インスタンスの下にあるすべてのネットの取得 foreach_in_collection obj [dni::get_nets *|*] { puts $obj; }
第1レベルの階層インスタンス (auto など) の下にあるすべてのネットの取得 foreach_in_collection obj [dni::get_nets auto|*] { puts $obj; }
第1レベルの階層インスタンスとリーフ・インスタンスにあるすべてのインスタンス・ポートの取得 foreach_in_collection obj [dni::get_pins *|*] { puts $obj; }
階層インスタンス (auto など) にあるすべてのインスタス・ポートの取得 foreach_in_collection obj [dni::get_pins auto|*] { puts $obj; }
階層インスタンス (auto など) のすべての子インスタンスにあるすべてのインスタンス・ポートの取得 foreach_in_collection obj [dni::get_pins auto|*|*] { puts $obj; }
  • <-of_objects> : dni::get_cells、dni::get_nets、dni::get_pins、dni::get_ports の入力オブジェクト・コレクションの関連デザイン・オブジェクトを抽出します。次のオブジェクトの関係が考慮されます。
    • dni::get_cells -of_objects <inst_port|net>
    • dni::get_nets -of_objects <inst_port|port|instance>
    • dni::get_pins -of_objects <instance|net>
    • dni::get_ports -of_objects <net>
表 8.   <-of_objects> を使用しての選択的なデザイン・オブジェクトの取得
<-of_objects> を使用するタスク Tclコマンド例

入力インスタンス・ポートがある階層インスタンスまたはリーフ・インスタンスの取得

foreach_in_collection obj [dni::get_cells -of_objects inst_port::chiptrip::auto|dir[0]] { puts $obj; }

foreach_in_collection obj [dni::get_cells -of_objects inst_port::chiptrip::auto|street_map[2]|q] { puts $obj; }

入力ネットが接続されている階層インスタンスまたはリーフ・インスタンスの取得

foreach_in_collection obj [dni::get_cells -of_objects net::chiptrip::wire_get_ticket1] { puts $obj; }

foreach_in_collection obj [dni::get_cells -of_objects net::chiptrip::auto|n5] { puts $obj; }

foreach_in_collection obj [dni::get_cells -of_objects [dni::get_nets *]] { puts $obj; }

foreach_in_collection obj [dni::get_cells -of_objects [dni::get_nets auto|*]] { puts $obj; }

リーフ・インスタンス・ポートに接続しているネットの取得 foreach_in_collection obj [dni::get_nets -of_objects inst_port::chiptrip::auto|street_map[0]|q] { puts $obj; }
階層インスタンス・ポートに接続しているネットの取得 foreach_in_collection obj [dni::get_nets -of_objects inst_port::chiptrip::auto|get_ticket] { puts $obj; }
リーフ・インスタンスのすべてのインスタンス・ポートに接続しているネットの取得 foreach_in_collection obj [dni::get_nets -of_objects instance::chiptrip::auto|street_map[0]] { puts $obj; }
階層インスタンスのすべてのインスタンス・ポートに接続しているネットの取得 foreach_in_collection obj [dni::get_nets -of_objects instance::chiptrip::auto] { puts $obj; }
デザインの一次ポートに接続しているネットの取得 foreach_in_collection obj [dni::get_nets -of_objects port::chiptrip::gt1] { puts $obj; }
リーフ・インスタンスにあるインスタンス・ポートの取得 foreach_in_collection obj [dni::get_pins -of_objects instance::chiptrip::tick|add_0] { puts $obj; }
階層インスタンスにあるインスタンス・ポートの取得 foreach_in_collection obj [dni::get_pins -of_objects instance::chiptrip::tick] { puts $obj; }
階層インスタンス (instance::chiptrip::autoなど) にあるインスタンス・ポートの取得 foreach_in_collection obj [dni::get_pins -of_objects [dni::get_cells auto]] { puts $obj; }
階層ネットで接続されているインスタンス・ポートの取得 foreach_in_collection obj [dni::get_pins -of_objects net::chiptrip::wire_get_ticket1] { puts $obj; }
最上位の階層ネットによって接続されている一次ポートの取得 foreach_in_collection obj [dni::get_ports -of_objects net::chiptrip::wire_get_ticket1] { puts $obj; }
  • <-filter> : dni::get_cells、dni::get_nets、dni::get_pins、dni::get_ports で返されたオブジェクトをフィルター式に基づきフィルタリングして、オブジェクトを抽出します。フィルター式は、他の検索条件を満たすオブジェクトをすべて検証します。オブジェクトがフィルターを満たさない場合は、結果として返されません。
    フィルター式は、論理演算子 (&&、and/AND、||、or/OR、! など) を使用して組み合わされた述語で構成されます。式内の丸括弧 () は、優先順位をオーバーライドします。各述語の形式は次のとおりです。 
    prop_namerelopvalue
    • prop_name は、評価するオブジェクト・プロパティーの名前です。
    • value は、数値または文字列です。二重引用符で囲まずに、単純な文字列を指定することができます。
    • relop は、次の比較演算子のいずれかです。
      • == (イコール)
      • != (イコールではない)
      • =~ (一致、値はパターン)
      • !~ (一致しない、値はパターン)
      • > (大きい)
      • < (小さい)
      • >= (以上)
      • <= (以下)

    例: -filter {name=~"out[*]" && ! (master_name==mod_1 || parent_name != block_1)}

表 9.   <-filter> を使用しての選択的なデザインオブジェクトの取得
<-filter> を使用するタスク Tclコマンド例
トップレベルの下にあるすべての子インスタンスの取得 foreach_in_collection obj [dni::get_cells *] { puts $obj; }
インスタンス・オブジェクト・タイプのプロパティーの取得 dni::list_properties -type instance
リーフ・インスタンスではないオブジェクトの取得 foreach_in_collection obj [dni::get_cells * -filter {is_leaf==1}] { puts $obj; }
階層インスタンスであるすべてのオブジェクトの取得 foreach_in_collection obj [dni::get_cells * -filter {is_leaf==0}] { puts $obj; }
デザインの最上位モジュールの下にある、名前のパターン (t* など) に一致する階層インスタンスを返す foreach_in_collection obj [dni::get_cells * -filter {is_leaf==0 && name=~"t*"}] { puts $obj; }
階層インスタンス (auto など) の下にある、フィルターのモジュール名と一致するすべてのインスタンスの取得

foreach_in_collection obj [dni::get_cells auto|*] { puts $obj; }

dni::get_property -name module_name -object instance::chiptrip::auto|Mux_0

foreach_in_collection obj [dni::get_cells auto|* -filter {module_name=="primitive_lib_WORKING_LIBRARY_INTERNAL/OPER_(MUX)"}] { puts $obj; }

net オブジェクトのフィルタリングに使用できるプロパティーを取得し、最上位デザインの下にある、3つのインスタンス・ポートと一次ポートの接続を備えるネットを取得

dni::list_properties -type net

foreach_in_collection obj [dni::get_nets -filter {number_of_ports==3}] { puts $obj; }

完全なデザイン階層内の、親モジュール (auto_max など) の下にあるすべてのネットの取得 foreach_in_collection obj [dni::get_nets -hierarchical -filter {parent_name=="auto_max"}] { puts $obj; }
完全なデザイン階層内の、net_bus (street_map など) に関連付けられているすべてのネットの取得 foreach_in_collection obj [dni::get_nets -hierarchical -filter {net_bus_name=="street_map"} ] { puts $obj; }
インスタンス・ポート・オブジェクトのフィルタリングに使用できるプロパティーを取得し、direction プロパティーの値を取得後、最上位デザインの下にあるすべての出力 inst_ports を取得

dni::list_properties -type inst_port

dni::get_property -name direction -object inst_port::chiptrip::auto|get_ticket

foreach_in_collection obj [dni::get_pins -filter {direction==output}] { puts $obj; }

デザイン内のすべての一次入力ポートを取得 foreach_in_collection obj [dni::get_ports -filter {direction==input}] { puts $obj; }
  • <pattern>、-of_objects <obj_col>、-hierarchical、-filter <filter_expr> を組み合わせて使用する場合
表 10.  検索条件を組み合わせる場合
検索条件を組み合わせて使用するタスク  
デザインの最上位モジュールの下にある、組み合わせ検索条件 (-of_objects と -filter) に一致するすべてのインスタンス・ポートを取得 foreach_in_collection obj [dni::get_pins -of_objects [dni::get_cells *] -filter {direction==input}] { puts $obj; }
デザインの最上位モジュールの下にある、パターンと -hierarchical に一致するすべてのネットを取得 foreach_in_collection obj [dni::get_nets time* -hierarchical] { puts $obj; }
次の例は、検索条件を組み合わせる場合の制限について説明しています。 
tcl> foreach_in_collection obj [dni::get_pins clk -hierarchical]  { puts $obj; }
nst_port::chiptrip::auto|clk
inst_port::chiptrip::speed|clk
inst_port::chiptrip::tick|clk
inst_port::chiptrip::time_c|clk

tcl> foreach_in_collection obj [dni::get_nets time* -of_objects instance::chiptrip::time_c] { puts $obj; }
Arguments '-of_objects' and 'patterns' are mutually exclusive 


tcl> foreach_in_collection obj [dni::get_pins -hierarchical -of_objects instance::chiptrip::time_c]  { puts $obj; }

Arguments '-of_objects' and '-hierarchical' are mutually exclusive
レベル 2 の表題