インテルのみ表示可能 — GUID: mwh1409959853747
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: mwh1409959853747
Ixiasoft
1.11.1.3. Verilog HDLコンフィグレーション
Verilog HDLコンフィグレーションは、特定のインスタンスのソースコードを指定する一連の規則です。 Verilog HDLコンフィグレーションでは、次のタスクを実行することができます。
- セル・インスタンスに対処するためのライブラリー検索順序を指定 (ライブラリー・マッピング・ファイルと同様)
- 指定インスタンスの論理ライブラリー検索順序のオーバーライドを指定
- 指定セルのすべてのインスタンスの論理ライブラリー検索順序のオーバーライドを指定