インテル® Quartus® Primeプロ・エディションのユーザーガイド: デザインのコンパイル

ID 683236
日付 6/26/2023
Public
ドキュメント目次

1.11.1.3. Verilog HDLコンフィグレーション

Verilog HDLコンフィグレーションは、特定のインスタンスのソースコードを指定する一連の規則です。 Verilog HDLコンフィグレーションでは、次のタスクを実行することができます。
  • セル・インスタンスに対処するためのライブラリー検索順序を指定 (ライブラリー・マッピング・ファイルと同様)
  • 指定インスタンスの論理ライブラリー検索順序のオーバーライドを指定
  • 指定セルのすべてのインスタンスの論理ライブラリー検索順序のオーバーライドを指定