インテルのみ表示可能 — GUID: qmg1656513138531
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: qmg1656513138531
Ixiasoft
1.3.2.1. RTLでのSynopsys* Design Constraint (SDC)
RTLでのSDCはベータ版の機能であり、この機能を使用するにはDNIフローを有効にする必要があります。 DNIフローの詳細については、DNIフロー (ベータ版) を参照してください。
RTLでのSDCは、SDC 2.1準拠のSDCコマンドを使用して記述されているSDCファイルをサポートします。また、DNI Tclコンソールが解析できる一般的なTclコードをサポートすることができます。これらのSDCファイルはデザイン・ネットリストをターゲットにしているため、階層ポートをターゲットにすることができます。
注:
- 現在、 インテル® Quartus® Prime開発ソフトウェアは、ベータ版 sdc_ext Tcl パッケージのQuartus固有のSDCコマンドをサポートしていません。
- インテル® Quartus® Prime開発ソフトウェアのGUIベースの制約オーサリングは現在、RTLでのSDCに向けたSDCファイル、および RTL_SDC_FILE または RTL_SDC_ENTITY_FILE 割り当てによる .sdc ファイルに対して無効になっています。
- このリリース以降、RTLでのSDCに向けたSDCファイルで検出された問題は、 インテル® Quartus® Prime開発ソフトウェア GUIとメッセージコンソールで警告として示されます。
RTLでのSDCに向けたSDCファイルを管理する方法に関しては、次に示されている項を参照してください。