最適化サポート・リソース
デザイン最適化は、リソース使用を削減してタイミングを近づけ、コンパイル時間を短縮して、パフォーマンスを向上させるのに役立ちます。デザイン最適化、物理合成、デザイン・スペース・エクスプローラー (DSE) 向けのサポートリソース。
インテル® Quartus® Prime ソフトウェアには、デザインのエリアとタイミングを最適化するのに役立つさまざまな機能が含まれています。
- 標準のコンパイルプロセスよりもデザインをさらに最適化するための物理合成ネットリスト最適化。物理合成は、使用する合成ツールに関係なく、デザインのパフォーマンスを向上させるのに役立ちます。
- DSE は、個々のデザインで最高の結果を得られる設定の検索を自動化します。DSE はデザインのデザインスペースを調べ、さまざまな最適化手法を適用し、結果を解析して、デザインの最適な設定を見つけることができるよう支援します。
- インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのインクリメンタル最適化機能は、デザイン・サインオフに向けて収束するための高速な手法を提供します。
表 1.最適化サポート・ドキュメント
| ユーザーガイド・タイトル | 章 | 詳細 |
|---|---|---|
| インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・ユーザーガイド | 面積の最適化 | この章では、インテルの®デバイスを設計する際のリソース使用量を削減するテクニックについて説明します。 |
| タイミング・クロージャーと最適化 |
この章では、インテル FPGAデバイス向けにデザインする際のタイミング性能を向上させるテクニックについて説明します。 | |
| デザイン・フロアプランの解析と最適化 |
FPGAデバイス上の物理的なリソースにデザインエレメントのレイアウト (配置) を決定することは、フロアプランニングと呼ばれます。 | |
| チッププランナー GUI | チッププランナー GUI は、デザインにおけるデバイスリソースの使用の視覚化と変更に役立ちます。拡大すると抽象化のレベルが下がり、デザインに関する詳細が明らかになります。 | |
| ネットリスト最適化と物理合成 | インテル® Quartus® Prime ソフトウェアは、デザインのパフォーマンスを向上させることができる、合成中のネットリスト最適化とフィッティング中の物理合成の最適化を提供します。 |
表 2.最適化サポート・リソース
リソースセンター |
詳細 |
|---|---|
推奨されるコーディング・ガイドラインに従うことは、優れた品質の結果を得る強力な方法になり得ます。詳細については、合成およびネットリスト・ビューアー・リソースセンターの、デザインおよびコーディング・ガイドラインのセクションを参照してください。 |
|
インクリメンタル・コンパイルを使用して、コンパイル時間を短縮し、最適化の間の結果を維持することができます。 |
表 3.最適化サポート・トレーニング・コースとデモ
コースタイトル |
コースの説明 |
|---|---|
| 初心者インテル® FPGAデザイナー | この学習計画では、FPGAsの歴史、構造、電子機器業界に適した場所などの基礎を紹介します。また、最初のFPGA設計を完了するための知識も提供します。 |
チッププランナー・タスク、レイヤー、ビュー、およびチッププランナーを使ったデザイン解析を実行する方法について学びます。クリティカル・パスと物理的なタイミングの見積りを見る方法を学びます。チッププランナーを使った電力解析の実行方法や、ルーティングの過密程度を表示する方法も紹介します。 また、ECOの実行方法や、フロアプランのアサインメントについても学びます。 |
|
| リモートおよびパラレル・コンパイルを支援するために、インテル® Quartus® Prime Pro Design Space Explorer II (DSE) を使用する方法について説明します。 | |
| HDL デザイン手法を使って、タイミング・クロージャー問題に対応する方法を学びます。 |