Fタイル・イーサネット・インテル® FPGAハードIPユーザーガイド

ID 683023
日付 3/28/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.4.9. UI値とPMA遅延

表 20.  イーサネット・モードのUI値とPMA遅延
FECタイプ:
  • No FEC: FECなし
  • CL74: IEEE 802.3 BASE-R Firecode (CL74)
  • CL91: IEEE 802.3 RS(528,514) (CL91)
  • CL134: IEEE 802.3 RS(544,514) (CL134)
  • ETC: Ethernet Technology Consortium ETC RS(272, 258)
PMAレート (Gbps) イーサネット・モード FECタイプ UI値 シミュレーションPMA遅延 (UI) ハードウェアPMA遅延 15 (UI)
ps {4ビットns, 28ビット 小数ns} FGT FHT FGT FHT
TX RX TX RX TX RX TX RX
10.3125 10GE-1 No FEC 96.9697 32’h018D3019 80 88 276 295 79 88 320 282
25.78125 25GE-1

No FEC

CL74

CL91

38.7878 32'h009EE00A
25.78125

50GE-2

100GE-4

No FEC

CL91

26.5625

50GE-2

100GE-4

200GE-8

CL134

37.6471 32'h009A33CD
53.125

50GE-1

100GE-2

200GE-4

400GE-8

CL134

ETC

18.8235 32'h004D19EC 158 176 552 589 158 175 640 584
106.25

100GE-1

200GE-2

400GE-4

CL134

9.4118 32'h00268CF3 なし なし 1,094 1037 なし なし 1,186 1124
表 21.  イーサネット・スピードごとの仮想レーンの数
イーサネット・スピード 仮想レーン (VL) の数
10GE 1
25GE 1
50GE 4
100GE 20
200GE 8
400GE 16
15 ハードウェアPMA遅延値は暫定的なものであり、変更される可能性があります。