F-Tile Ethernet Intel® FPGA Hard IPユーザーガイド

ID 683023
日付 7/08/2024
Public
ドキュメント目次

4.4.6. UI調整

このセクションでは、UI値を測定して時間のドリフトを防ぐ手順を説明します。時間のドリフトは、プラットフォームの基準となるTime-of-Day (TOD) に対するクロックのPPM差によって発生します。
ヒント: TODの値は、理想的なクロックで動作する基準TODに基づき0ppm差で常に増加します。TOD値で大幅な調整が発生した場合は、測定を実行しない、または実行した測定を破棄します。大幅な調整は測定結果に影響します。

TAMは、AMのあるバリアントではアライメント・マーカー (AM) のリファレンス時間であり、AMのないバリアントでは任意で選択されるリファレンス・ビットです。

シミュレーションまたはハードウェアを0ppmの設定で実行する場合は、この測定をスキップし、次の表で定義されている0ppmのUI値をプログラムします。
表 19.  デフォルトまたは0ppm UI値
重要: この表に記載されているUI値は、UI値とPMA遅延 のセクションで示されているシリアルラインのUI値とは異なります。
モード 0ppm UI値 (ps) 0ppm UI値

{4ビットns、28ビットns小数部}

10GE-1 96.9697 32'h018D3019
25GE-1 38.7878 32'h 009EE00A
50GE-2
100GE-4
200GE-8
50GE-1 19.3939 32'h004F7005
100GE-2
200GE-4
400GE-8
100GE-1 9.6969 32'h0027B802
200GE-2
400GE-4