インテル® Quartus® Primeタイミング・アナライザー・クックブック

ダウンロード PDF
ID 683081
日付 7/21/2022
Public
ドキュメント目次
ドキュメント目次 x
インテル® Quartus® Primeタイミング・アナライザー・クックブック
インテル® Quartus® Primeタイミング・アナライザー・クックブック x
クロックと生成クロック I/O制約 タイミングの例外 その他 インテル® Quartus® Prime タイミング・アナライザー・クックブックの文書改訂履歴
クロックと生成クロック x
50/50以外の基本的なデューティー・サイクルのクロック 60/40デューティー・サイクルのクロック制約 クロックのオフセット -divide_byを使用した標準的なクロック分周器 トグルレジスターによるクロックの生成 PLLクロック マルチ周波数解析
マルチ周波数解析 x
クロック多重化 外部からのクロック切り替え PLLクロック・スイッチオーバー
I/O制約 x
仮想クロックを使用した入力遅延と出力遅延 トライステート出力 システム同期入力 システム同期出力 I/Oタイミング要件 (tSU、tH、およびtCO)
タイミングの例外 x
マルチサイクル例外 フォールスパス
その他 x
JTAG信号 複数のクロックを使用した入力遅延と出力遅延 クロック・イネーブル・マルチサイクル
インテル® Quartus® Primeタイミング・アナライザー・クックブック

50/50以外の基本的なデューティー・サイクルのクロック

クロックのデューティー・サイクルは、デザインごとに異なります。タイミング・アナライザーで作成されるクロックのデューティー・サイクルは、デフォルトでは50/50です。 ただし、-waveform オプションを使用すると、クロックのデューティー・サイクルを変更することができます。
図 1. 60/40のデューティー・サイクルのクロックの単純なレジスター間のパス

60/40デューティー・サイクルのクロック制約

#60/40 duty cycle clock
create_clock \
	-period 10.000 \
	-waveform {0.000 6.000} \
	-name clk6040 [get_ports {clk}]
レベル 2 の表題