MAX 10 FPGA開発キット・ユーザー・ガイド

ダウンロード PDF
ID 683460
日付 11/06/2015
Public
ドキュメント目次
ドキュメント目次 x
1. このボードについて 2. 使用開始に際して 3. ボード・テスト・システム 4. ボード・コンポーネント A. 追加情報
1. このボードについて x
1.1. 概要 1.2. ボードの取り扱い
2. 使用開始に際して x
2.1. Quartus IIウェブ・エディション・ソフトウェア 2.2. 開発キットのインストール 2.3. USB-Blasterドライバのインストール 2.4. ボード・アップデート・ポータル
3. ボード・テスト・システム x
3.1. Configureメニューの使用 3.2. System Infoタブ 3.3. GPIOタブ 3.4. Flashタブ 3.5. HSMCタブ 3.6. DDR3タブ 3.7. ADCタブ 3.8. HDMIタブ 3.9. Sleep Modeタブ 3.10. パワー・モニタ 3.11. クロック・コントロール
4. ボード・コンポーネント x
4.1. このボードについて 4.2. 主要なデバイス 4.3. コンフィギュレーション 4.4. ステータス・エレメント 4.5. 設定エレメント 4.6. 汎用ユーザー入出力 4.7. クロック回路 4.8. コンポーネントとインタフェース 4.9. メモリ 4.10. 電源分配システム
4.3. コンフィギュレーション x
4.3.1. Quartus II Programmerの使用 4.3.2. 内部コンフィギュレーション手法の選択 4.3.3. スイッチおよびジャンパの設定
4.7. クロック回路 x
4.7.1. オンボード・オシレータ 4.7.2. オフボード・クロック入出力
4.8. コンポーネントとインタフェース x
4.8.1. 10/100/1000イーサネットPHY 4.8.2. デジタル-アナログ・コンバータ 4.8.3. HDMIビデオ出力 4.8.4. HSMC 4.8.5. Pmodコネクタ 4.8.6. USB - UART変換器
4.9. メモリ x
4.9.1. DDR3リビジョンB ボード 4.9.2. DDR3リビジョンCボード 4.9.3. フラッシュ
A. 追加情報 x
A.1. ボードおよびユーザー・ガイドの改訂履歴 A.2. コンプライアンスと適合に関して
A.2. コンプライアンスと適合に関して x
A.2.1. CE EMI適合への注意
1. このボードについて
2. 使用開始に際して
3. ボード・テスト・システム
4. ボード・コンポーネント
A. 追加情報

3.6. DDR3タブ

DDR3タブでは、選択した量のアドレスに読み出しと書き込みを行うことにより、DDR3をテストできます。
図 11. DDR3タブ
コントロール 概要
パフォーマンス・インジケータ これらのコントロールは、最後にStartをクリックしてから収集された現在のトランザクション性能解析情報を表示します。
  • Write、Read、Totalパフォーマンス・バー—要求されたトランザクションが達成できる理論上の最大データ・レートの割合を表示します。
  • Write (MBps)、Read、(MBps)、Total (MBps)—解析されたデータのバイト数を秒単位で表示します。
  • データ・バス：72ビット（8ビットECC）幅で周波数が1066 MHzのダブル・データ・レートです。ピンあたり2133 Mbps（Megabits per second）です。136512 Mbpsまたは17064 MBpsの理論上の最大帯域幅に相当します。
Error Control このコントロールでは、解析中に検出されたデータ・エラーを表示し、またエラーを挿入することができます。
  • Detected errors—ハードウェアで検出されたデータ・エラーの数を表示します。
  • Inserted errors—トランザクション・ストリームに挿入されたエラーの数を表示します。
  • Insert Error—ボタンをクリックするたびに、トランザクション・ストリームに1ワードのエラーを挿入します。Insert Errorは、トランザクションのパフォーマンス解析中にのみイネーブルされます。
  • Clear—Detected errorsおよびInserted errorsカウンタを0にリセットします。
Number of Addresses to Write and Read 読み出しおよび書き込みのそれぞれの繰り返しで使用するアドレス数を決定します。
レベル 2 の表題