インテルのみ表示可能 — GUID: wtw1414052734597
Ixiasoft
1.3.4.1. 1.00 mmフリップチップBGAおよび0.80 mm UBGA(BT基板) のPCBレイアウト例
1.3.4.2. 0.5 mm 484ピンMBGA用6レイヤーのPCB配線方法例
1.3.4.3. 0.5 mm 383ピンMBGA用3レイヤーのPCB配線方法例
1.3.4.4. 0.5 mm 301ピンMBGA用2レイヤーのPCB配線方法例
1.3.4.5. 0.5 mm 153ピンMBGA用2レイヤーのPCB配線方法例
1.3.4.6. 0.5 mm 144ピンMBGA用4レイヤーのPCB配線方法例
1.3.4.7. 0.5 mm 256ピンおよび100ピンMBGA用2レイヤーのPCB配線方法例
1.3.4.8. 0.4 mm 81ピンVBGA (別名WLCSP) 用4レイヤーのPCB配線方法例
1.3.4.9. 0.5 mm 68ピンMBGA用2レイヤーのPCB配線方法例
1.3.4.10. 0.4 mm 36ピンVBGA (別名WLCSP) 用2レイヤーのPCB配線方法例
1.3.4.11. 0.8 mm 324ピンUBGA用3レイヤーのPCB配線方法例
1.3.4.12. 0.8 mm 169ピンUBGA用3レイヤーのPCB配線方法例
インテルのみ表示可能 — GUID: wtw1414052734597
Ixiasoft
1.3.4. PCBレイヤー数
通常、信号配線に必要なPCBレイヤーの数は、ビア間の配線パターンの本数に反比例 (つまり、トレースの本数が増加すると、PCBレイヤーに必要なレイヤー数が減少) します。PCBで必要なレイヤー数の見積もりには、まず次の事項を決定します。
- トレースおよびスペースのサイズ
- ビア・キャプチャ・パッド間に配線されるトレース数
- 使用されるビアのタイプ
使用するI/Oピンを最大数より少なくすると、必要なレイヤー数を減らすことができます。ビアの種類の選択によっても、必要なレイヤー数を減らすことができます。ビアのタイプによって必要なPCBレイヤー数がどのように影響されるかを確認するには、次の項に示すレイアウト例を検討してください。
- 1.00 mmフリップチップBGAおよび0.80 mm UBGA(BT基板) のPCBレイアウト例
- 0.5 mm 484ピンMBGA用6レイヤーのPCB配線方法例
- 0.5 mm 383ピンMBGA用3レイヤーのPCB配線方法例
- 0.5 mm 301ピンMBGA用2レイヤーのPCB配線方法例
- 0.5 mm 153ピンMBGA用2レイヤーのPCB配線方法例
- 0.5 mm 144ピンMBGA用4レイヤーのPCB配線方法例
- 0.5 mm 256ピンおよび100ピンMBGA用2レイヤーのPCB配線方法例
- 0.4 mm 81ピンVBGA (別名WLCSP) 用4レイヤーのPCB配線方法例
- 0.5 mm 68ピンMBGA用2レイヤーのPCB配線方法例
- 0.4 mm 36ピンVBGA (別名WLCSP) 用2レイヤーのPCB配線方法例
- 0.8 mm 324ピンUBGA用3レイヤーのPCB配線方法例
- 0.8 mm 169ピンUBGA用3レイヤーのPCB配線方法例