インテルのみ表示可能 — GUID: lnd1641429442261
Ixiasoft
3.2. PMA/FEC Direct PHY Multirateデザイン例: レジスター
アドレス範囲 (バイト・アドレッシング指定) | マッピングする場所 |
---|---|
0x00000000 - 0x0001FFFF | F-Tile PMA/FEC Direct PHY Intel® FPGA IP Soft CSRレジスターおよびF-Tile PMA/FEC Direct PHY Multirate Intel® FPGA IP Reconfiguration Soft CSRレジスター。
注: F-Tile PMA/FEC Direct PHY Soft CSRレジスターについては、F-Tile PMA/FEC Direct PHY Intel FPGA IPレジスターマップを参照してください。参考資料のレジスターアドレスは、ワード・アドレッシング形式ではなくバイト・アドレッシング形式を使用しています。
注: F-Tile PMA/FEC Direct PHY Multirate Intel® FPGA IP Reconfiguration Soft CSRレジスターについては、F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP User Guide内、Soft CSR Registersを参照してください。
|
0x00800000 - 0x008FFFFF | FGTおよびFHT PMAレジスター |
0x10000000 - 0x100003FF | Dynamic Reconfiguration Controllerレジスター。
注: Dynamic Reconfigurationコントロールおよびステータスレジスターの完全なリストと詳細情報については、 F-Tile Dynamic Reconfiguration Suite Intel FPGA IP User Guide内、Configuration Registersを参照してください。
|
アドレス範囲 (バイト・アドレッシング指定) | マッピングする場所 |
---|---|
0x00000000 - 0x000FFFFF | F-Tile PMA/FEC Direct PHY Intel® FPGA IP Soft CSRレジスターおよびF-Tile PMA/FEC Direct PHY Multirate Intel® FPGA IP Reconfiguration Soft CSRレジスター。
注: F-Tile PMA/FEC Direct PHY Soft CSRレジスターについては、F-Tile PMA/FEC Direct PHY Intel FPGA IPレジスターマップを参照してください。参考資料のレジスターアドレスは、ワード・アドレッシング形式ではなくバイト・アドレッシング形式を使用しています。
注: F-Tile PMA/FEC Direct PHY Multirate Intel® FPGA IP Reconfiguration Soft CSRレジスターについては、F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IPユーザーガイド内、Soft CSR Registersを参照してください。
|
0x04000000 - 0x047FFFFF | FGTおよびFHT PMAレジスター |
0x10000000 - 0x100003FF | Dynamic Reconfiguration Controllerレジスター。
注: Dynamic Reconfigurationコントロールおよびステータスレジスターの完全なリストと詳細情報については、 F-Tile Dynamic Reconfiguration Suite Intel FPGA IPユーザーガイド内、Configuration Registersを参照してください。
|