インテルのみ表示可能 — GUID: zik1635571001359
Ixiasoft
1.2. デザインの生成
図 2. 手順
デザイン例を生成するには、次の手順に従います。
- IP Catalogで、F-Tile Dynamic Reconfiguration Suite Intel FPGA IPを選択します。New IP Variationウィンドウが表示されます。
- カスタムIPバリエーションのトップレベル名<your_ip>を指定します。パラメーター・エディターは、IPバリエーション設定を <your_ip>.ipという名前のファイルに保存します。
- IPタブで、IPコア・バリエーションのパラメーターを指定します。
- Example DesignタブのAvailable Example Designで、ProtocolおよびBase Variantを選択します。
- Example DesignタブのExample Design Filesで、Simulationオプションを選択してテストベンチとコンパイルのみのプロジェクトを生成します。Synthesisオプションを選択して、ハードウェア・デザイン例を生成します。デザイン例を生成するには、SimulationおよびSynthesisオプションの少なくとも1つを選択する必要があります。
- Example DesignタブのGenerated HDL Formatで、Verilog HDLを選択します。
- Example DesignタブのTarget Development Kitで、Boardを選択します。
- NONEが選択されている場合、生成されたデザイン例のデバイスOPNが、インテルQuartus Primeプロジェクトの作成時に選択されるデバイスになります。
- Intel® Agilex™ 7 I-Series Transceiver-SoC Development Kitが選択されている場合、生成されるデザイン例のデバイスOPNはAGIB027R31B1E2V (開発キットのデバイスOPN) です。 VID設定は、ハードウェア・デザイン例の qsf ファイル内に生成されます。
- Generate Example Designボタンをクリックします。Select Example Design Directoryウィンドウが表示されます。
デザイン例のディレクトリー・パスまたは名前をデフォルト値 (dr_f_0_example_design) から変更する場合は、新しいパスを参照して、新しいデザイン例のディレクトリー名 (<design_example_dir>) を入力します。