インテル® eASIC™ N5X デバイス
今日の 5G ワイヤレス 、クラウドとストレージ、AI およびエッジ・アプリケーションにおけるイノベーションは、幅広く新たな機器を必要とし、もはや単一の機器で、すべてに対応することはできません。インテル® eASIC™ N5X デバイスは、FPGA との比較において最大 50% のコア消費電力低減1や単価低減2を実現するカスタム・ロジックの革新的なソリューションを提供する一方、セルベースの ASIC との比較において市場導入までの時間を短縮し、NRE コスト (開発費) を低減します。3 4
市場投入までの期間（TTM）、コスト、消費電力、容量、性能、柔軟性の要件など、個別の課題に合わせた機器を構築できる FPGA、ストラクチャード ASIC および ASIC を網羅する一連のカスタム・ロジックを可能にするのはインテルのみでしょう。
インテル® eASIC™ N5X デバイス
インテル® eASIC® N5X デバイスの概要表
| N5X007 | N5X015 | N5X024 | N5X047 | N5X080 | |
|---|---|---|---|---|---|
| eCell (M) / ロジックエレメント (M) | 0.70 | 1.47 | 2.38 | 4.65 | 8.77 |
| 等価 ASIC ゲート数 (百万) | 7 | 15 | 24 | 47 | 88 |
| M10K メモリー | 1,752 | 3,684 | 6,004 | 11,780 | 22,268 |
| M10K メモリー（Mbit） | 17.11 | 35.98 | 58.63 | 115.04 | 217.46 |
| 128b のレジスターファイル | 12,446 | 26,082 | 42,448 | 82,453 | 154,770 |
| 128b のレジスターファイル (Mbit) | 1.52 | 3.18 | 5.18 | 10.07 | 18.89 |
| Mega SRAM & Mega SRAM 2 (Mbit) | - | - | - | - | 136 |
| セキュア・デバイス・マネージャー | セキュア・データ・マネージャー AES-256 / SHA-256 ビット・ストリームの暗号化/ 認証、 ECDSA 256/384 ブート用コードの認証、改ざん防止、 独立した 3 個のユーザー root key。 ベンダー認証済みブート (VAB)、保護されたデータ・オブジェクト・ストレージ (SDOS)、 時間と優先度に基づいた鍵の無効化。 |
||||
| ハード・プロセッサー・システム | 32KB 命令 / データキャッシュ搭載クアッドコア 64 ビット Arm Cortex-A53 最大 1.50GHz、NEON コプロセッサー、1MB L2 キャッシュ、ダイレクト・メモリー・アクセス（ダイレクト・メモリー・アクセス）、システムメモリー管理ユニット、キャッシュ・コヒーレンシー・ユニット、DDR4 / LPDDR4 / LPDDR4x 用ハード・メモリー・コントローラー、2 個の USB 2.0、3個の 1G eMac*、2 個の UART、4個の SPI（シリアル・ペリフェラル・インターフェイス）、5 個の I2C、7 個の汎用タイマー、4 個のウォッチドッグ・タイマー |
- | |||
| SoC IO EMIF* / ピン MUX / 専用 | 140 / 48 / 24 | 140 / 48 / 24 | 140 / 48 / 24 | 140 / 48 / 24 | - |
| 最大 GPIO | 416 | 560 | 682 | 682 | 1,136 |
| XCVR32 | 16 | 24 | 32 | 64 | 48 |
| XCVR56 | - | - | - | - | 8 |
| ハード PCIe Gen5 x8 | - | - | - | - | 6 |
| ハード 200GbE MAC | - | - | - | - | 2 |
インテル® eASIC™ N5X パッケージオプションの例
パッケージは、アプリケーション要件ごとにカスタマイズして、FPGA を置き換えたり、特定のアプリケーションの PCB フットプリントを削減したりできます。
| ボディサイズ (mm x mm) | パッケージ名 | N5X007 | N5X015 | N5X024 | N5X047 | N5X080 |
|---|---|---|---|---|---|---|
| 27x27 | FC676、 FC1085 | ○ | - | - | - | - |
| 29x29 | FC780、FC1221 | ○ | ○ | - | - | - |
| 31x31 | FC896 | ○ | ○ | ○ | - | - |
| 35x35 | FC1152 | ○ | ○ | ○ | - | - |
| 40x40 | FC1517 | - | ○ | ○ | ○ | ○ |
| 42.5x42.5 | FC1760 | - | - | ○ | ○ | ○ |
| 45x45 | FC1932 | - | - | - | - | ○ |
| 47.5x47.5 | FC2205 | - | - | - | - | ○ |
| 50x50 | FC2397 | - | - | - | - | ○ |
| 52.5x52.5 | FC2601 | - | - | - | - | ○ |
機能
低消費電力とパフォーマンスのバランス
インテルの革新的な構成テクノロジーにより、FPGA と比較して消費電力を最大 50% 削減したり1、同じパワー・エンベロープで性能を向上させたりすることができます。5使用していないデバイスリソースの電源を切ることで、スタティック消費電力を最小限に抑えることができ、消費電力をさらに削減することができます。
理想的な TCO
インテル® eASIC™ N5X デバイスのイノベーションにより、FPGA との比較において特定のロジックおよび IO 容量に対するダイサイズが縮小され、単価が低減されます。2インテル® eASIC™ N5X デバイスは、NRE4 を大幅に削減し、同等のプロセス技術において、セルベースの ASIC の開発期間を半減させることができます。3
FPGA の交換およびカスタム・パッケージ
インテル® eASIC™ パッケージのラインナップは、FPGA パッケージのフットプリントに密接にマッチするオプションを提供し、移行を簡素化して移行コストを削減します。小型フォームファクターのパッケージを使用して PCB フットプリントを最小化することで、さらなるコスト削減が可能です。
構成可能な eCell
インテルの革新的な eCell は、論理、演算またはフリップフロップとして構成できます。これにより、高性能ロジック、DSP または高度にパイプライン化されたデザインの組み合わせのために、デザインごとにプラットフォームを最適化することができます。
トランシーバーと IO
インテル® eASIC™ N5X トランシーバーは、250MHz から 32.44Gbps までの連続レートで幅広い接続とネットワークのプロトコルをサポートするマルチプロトコルです。フレキシブル eIO ピンは、ネイティブで 1.0V ～ 1.8V の IO を、パッケージ・レベル・シフト内で、2.5V および 3.3V に対応しています。DDR4 インターフェイスは、2 つの IO バンク間ごとに統合されている PLL / DLL で最大 3200Mbps までのレートでサポートされています。
インテル® FPGA 互換プロセッサー・システムとセキュリティー
インテルの革新的なクアッドコア Arm* 64 ビット・ハード・プロセッサー・サブシステム (HPS) およびセキュア・デバイス・マネージャー (SDM)6 は、インテル® Agilex™ FPGA から移植されており、製造から導入、機器の廃棄に至るまでの製品ライフサイクル全体を通じて、5G および防衛用途のセキュリティー要件に対応しています。これらのシステムにより、FPGA からインテル® eASIC™ N5X デバイスへの互換性のある移行が容易になります。
デザインフロー
インテル® eASIC™ eTools は、社内開発ツールや業界標準のサードパーティー製ツールを組み合わせて使用し、デザインの変換および検証用のフレームワークを提供します。これには、合成およびシミュレーション・ライブラリー、eASIC の機能を実装するための IP ラッパー、コード検証およびサードパーティ製合成ツール、シミュレーションツールを実行するためのスクリプトが含まれます。インテル® Quartus® ソフトウェア・プラットフォーム・デザイナー は、ハード・プロセッサー・システム構成用に使用されます。DSP Builder for インテル® FPGAs は、FPGA と eASIC 対応 RTL コードも出力できます。
製品と性能に関する情報
FPGA と比較して、同一性能で最大 50% の消費電力の削減 - 推定消費電力はインテルにより 2020年7月28日に予測されたものです。インテル® Agilex™ FPGA 用インテル® Quartus® Prime 開発ソフトウェア 20.3 および インテル® eASIC™ N5X デバイスのプリシリコン予測を使用して推定した消費電力。FPGA デバイスはインテル® Agilex™ FPGA AGF014、インテル® eASIC™ N5X デバイスは N5X047 です。使用されるロジックおよびメモリーのクロックレートは 500MHzで、トグルレートは両デバイスともにロジックが 33%、メモリーが 50% となります。
FPGA と比較して低単価 – 単価は、同じパッケージサイズを使用するインテル® FPGA およびインテル® eASIC™ デバイスに実装された同等のロジック、メモリー、I/O、トランシーバーに基づいています。コストと結果は状況によって異なります。
ASIC と比較して半分の開発時間 - 同様のプロセスノードのセルベース ASIC と比較した開発時間。
より低い NRE、およびエンジニアリングリソース - 構造化 ASIC では事前定義されたベースアレイを使用し、マスクレイヤーのカスタマイズや設計手順が少ないため、標準セル ASIC と比較して NRE とエンジニアリング・コストが抑えられています。コストと結果は状況によって異なります。
性能は、使用状況、構成、その他の要因によって異なります。詳細については、www.Intel.co.jp/PerformanceIndex を参照してください。
絶対的なセキュリティーを提供できる製品やコンポーネントはありません。