Arria 10 SoC バーチャル・プラットフォーム ユーザーガイド

ダウンロード PDF
ID 683326
日付 9/16/2015
Public
ドキュメント目次
ドキュメント目次 x
1. Arria® 10 SoCバーチャル・プラットフォーム ユーザーガイド
1. Arria® 10 SoCバーチャル・プラットフォーム ユーザーガイド x
1.1. Arria 10 SoCバーチャル・プラットフォームの機能 1.2. Arria 10 SoCバーチャル・プラットフォームのブロック図 1.3. 推奨するPCの使用環境 1.4. Arria 10 SoCバーチャル・プラットフォームのインストール 1.5. プリビルドのLinuxカーネルを使用したインストールとブート 1.6. GNUデバッグ（gdb）を使用したLinuxアプリケーションのデバッグ 1.7. ネットワーク接続 1.8. Angstromを使用したカスタムLinuxカーネルのビルド 1.9. 付録 A：parameters_Arria10.txtファイルの編集 1.10. 付録 B：メモリ・マップおよび割り込みマップ 1.11. Arria 10 SoCバーチャル・プラットフォーム ユーザーガイドの改訂履歴
1.6. GNUデバッグ（gdb）を使用したLinuxアプリケーションのデバッグ x
1.6.1. ホスト・パッケージのインストール 1.6.2. ターゲット・パッケージのインストール 1.6.3. ホスト上でのアプリケーションの作成とクロス・コンパイル 1.6.4. ターゲットへのアプリケーションの移動 1.6.5. ターゲット上でのgdbサーバの開始 1.6.6. ホスト上でのgdbクライアントを使用したデバッグ
1.7. ネットワーク接続 x
1.7.1. ターゲットIPアドレスの決定 1.7.2. DNSサーバのコンフィギュレーション 1.7.3. ホストからターゲットへのsshの初期化 1.7.4. ターゲットからホストへのsshの初期化 1.7.5. ホストからターゲットへのファイルの転送
1.8. Angstromを使用したカスタムLinuxカーネルのビルド x
1.8.1. Linuxをビルドするにあたっての前提条件 1.8.2. Linuxのビルド 1.8.3. Arria 10 SoCバーチャル・プラットフォームを使用したLinuxのアップデートとブート
1.8.3. Arria 10 SoCバーチャル・プラットフォームを使用したLinuxのアップデートとブート x
1.8.3.1. バーチャル・プラットフォームに向けてLinuxをアップデートするための前提条件 1.8.3.2. Arria 10 SoCバーチャル・プラットフォームのLinux Kernelイメージのアップデート 1.8.3.3. SDカード・イメージの作成 1.8.3.4. Arria 10 SoCバーチャル・プラットフォームの実行
1.10. 付録 B：メモリ・マップおよび割り込みマップ x
1.10.1. Arria 10 SoCメモリ・マップ 1.10.2. ホストの割り込み
1. Arria® 10 SoCバーチャル・プラットフォーム ユーザーガイド

1.2. Arria 10 SoCバーチャル・プラットフォームのブロック図

次の図は、 Arria® 10 SoCデバイスの詳細を表しています。 Arria® 10 SoCバーチャル・プラットフォームでモデル化されているモジュールは、図中で黄色でハイライトされています。

図 1. Arria 10 SoCバーチャル・プラットフォームのブロック図
注: 現行ではSystem ManagerおよびClock Managerのモジュールは、それぞれ Arria® V SoCデバイスSystem ManagerおよびClock Managerのレジスタ・セットからモデル化されています。
表 1.  Arria 10 SoCバーチャル・プラットフォームでモデル化されるモジュール
モジュール 説明
デュアル ARM® Cortex® -A9 MPCore™ プロセッサ FPUサポートと1個のスヌープ制御ユニット（SCU）を備えた Cortex® -A9を2個含みます
ARM® L2 Cache（PL310） 512 KBの共有・統一キャッシュ・メモリ
汎用割り込みコントローラ（GIC） 割り込みマップへ部分的なサポートを提供します。
システム・インタコネクト（Arteris™ FlexNOC®ネットワーク・オン・チップ（NoC））

以下で構成されます

  • メイン・レベル3（L3）インタコネクト
  • SDRAM L3インタコネクト
  • レベル4（L4）バス
メモリ・モジュール
  • ブートROM
  • オンチップRAM
16550互換のUART（2個） 各UARTは個別のコンソールとインタラクト可能です
I2Cコントローラ（4個） Arria 10 SoC内に5個あるI2Cコントローラの4個はモデル化され、2個はイーサネットPHY通信にオプションで使用可能です
イーサネット・コントローラ（2個） 3個あるイーサネット・コントローラの2個はバーチャル・プラットフォームでモデル化されています
USB 2.0 OTGコントローラ（2個） 両方のUSBはマス・ストレージのサポートを提供します
注: USBコントローラは、以下のUSBストレージ・デバイスで動作することが検証済みです
  • PQI Cool Drive 350、最大2GB
  • Apacer 4GB
  • Silicon Power 4GB
  • Pretec I-Disk 512MB
SPIマスタ・コントローラおよびスレーブ・コントローラ（各2個） full-duplexモードおよびhalf-duplexモードをサポートします
Quad SPIフラッシュ・コントローラ シリアルNORフラッシュ・デバイスへのアクセスに使用されます
SD/MMCコントローラ 外部SDおよびMMCフラッシュ・カード、セキュア・デジタルI/Oデバイスとのインタフェース接続に使用されます
クロック・マネージャ 1 HPSで生成される全てのクロックをコンフィギュレーションするためにソフトウェア・プログラマブル・クロック・コントロールを提供します
システム・マネージャ1 システム統合の一部として外部コントロール信号を必要とするシステム機能をはじめとするモジュールを制御するロジックとレジスタを含みます
リセット・マネージャ HPSおよびFPGAファブリック内の様々なソースからのリセット要求をもとにモジュール・リセット信号を生成し、モジュール・リセット・コントロール・レジスタへソフトウェアを書き込みます
DMA 統合されたDMAコントローラを使用せずモジュールへ広帯域幅のデータ転送を提供します。DMAコントローラは ARM® Corelink DMAコントローラ（DMA-330）を基にしています。
FPGAマネージャ SoC FPGAデバイスのFPGA部分を管理・モニタします
タイマ（4個） 汎用タイマはレベル4（L4）ペリフェラル・バスに接続されています
GPIOモジュール（3個） 汎用I/Oインタフェース
FPGA-HPS間のブリッジ HPS内のペリフェラルとメモリへのアクセスを提供します
HPS-FPGA間のブリッジ FPGAファブリックへ幅がコンフィギュレーション可能で、かつ高性能なマスタ・インタフェースを提供します
ライトウェイトHPS-FPGA間のブリッジ FPGAファブリックへ低性能なインタフェースを提供します
Arria 10 SoCバーチャル・プラットフォームのモデル化に関する詳細は、「付録 B：メモリ・マップと割り込みマップ」を参照してください。
関連情報
1 このモジュールのレジスタ・セットは、 Arria® V SoCデバイスからモデル化されます
レベル 2 の表題