FPGA 40G イーサネット MAC & PHY IP コア
インテル® FPGA 40G イーサネット MAC & PHY IP コアは、IEEE 802.3ba-2010 規格に準拠しています。40Gbps イーサネットは業界標準であり、メディアアクセス制御 (MAC) および PHY (PCS+PMA) ファンクションに準拠しています。そのため、FPGA は他のデバイスとの銅製または光学トランシーバー・モジュールを介したインターフェイスが可能です。IP は、さまざまな Stratix® または Arria® FPGA で 2 ステップのタイムスタンプとバックプレーン機能を備えた IEEE 1588 v2 標準をサポートします。
低レイテンシー 40 / 100Gbps イーサネット MAC & PHY MegaCore ファンクションのユーザーガイドを読む ›
Agilex™ 5 FPGA 低レイテンシー 40G イーサネット IP のユーザーガイドを読む ›
Agilex™ 5 FPGA 低レイテンシー 40G イーサネット IP デザイン例ユーザーガイドを読む ›
FPGA 低レイテンシー E タイル 40G イーサネット IP のユーザーガイドを読む ›
FPGA 低レイテンシー E タイル 40G イーサネット IP デザイン例ユーザーガイドを読む ›
Stratix® 10 低レイテンシー 40Gbps イーサネット IP コアのユーザーガイドを読む ›
低レイテンシー 40Gbps イーサネット IP コア・ユーザーガイドを読む ›
40 / 100Gbps イーサネット MAC & PHY MegaCore ファンクションのユーザーガイドを読む ›
Stratix® 10 低レイテンシー 40G イーサネット・デザイン例ユーザーガイドを読む ›
低レイテンシー 40G イーサネット・デザイン例ユーザーガイドを読む ›
FPGA 40G イーサネット MAC & PHY IP コア
機能
- IEEE 802.3ba-2010 40Gbps イーサネット基準対応。
- XLAUI 物理媒体アタッチメント (PMA) ハード IP と、それぞれが 10.3125Gbps で動作するシリアル・トランシーバー・レーンで構成される外部インターフェイス
- FPGA ファブリックで実装された 40GbE 物理コーディング・サブレイヤー (PCS) ソフト IP。
- 構成可能な機能セット搭載 40GbE MAC ソフト IP。
- サポート対象オプション:
- 40GbE
- MAC+PHY、PHY または MAC のみ
- トランスミッターおよびレシーバー (完全二層)、トランスミッターのみまたはレシーバーのみ
- 40Gbps の有線トラフィックのサポートの検証済みハードウェア
- PCS ビッドエラー・レート (BER) のモニター
- プログラマブル PCS テスト・パターンジェネレーターおよびチェッカー
- 欠損アイドル・カウント (DIC)
- 自動イーサネット・フロー制御
- プログラマブル MAC のトランスミッター (TX) 巡回冗長検査 (CRC) 挿入およびレシーバー (RX) CRC 削除
- 受信フレーム長は最大 9,600 バイトまでプログラム可能。
- MAC アドレスおよびレシーバー (RX) の MAC アドレスに基づいたパケット・フィルタリングのプログラム
- 無作為検出 (透過的) および非無作為検出 (フィルター使用) の MAC オペレーション・モード
- MAC CRC による受信フレームフィルターおよびフレームエラー・サイズのプログラム
- 制御フレームの受信フィルタリング (停止制御および/または非停止制御)
- 受信ユーザー制御パッドの削除
- 送信自動パッドの挿入
- 外部統計カウンターの統計ステータス出力信号実装
- RMON (RFC 2819) 向け 64 ビットのスタティスティク・カウンター・モジュール、イーサネットタイプの MIB (RFC 3635)、インターフェイス・グループの MIB (RFC 2863) のオプション
- リンク欠陥警告のプログラム。
- プリアンブル・パススルーのオプション
- アダプターオプションが仕様される場合 (312.5+MHz で 256 ビット) の 64 ビット・レーン 0 の最上位バイト（MSB）のパケットの開始 (SOP) を含むクライアント・アプリケーションへの MAC データパス向け Avalon ストリーミング・インターフェイス (Avalon-ST)
- カスタムの SOP によるストリーミング・インターフェイスは、アダプター・オプションを使わない場合に 64 ビットレーンの任意の MSB で可能
- MAC、 PCS, PMA, そして外部の光学モジュールの制御とモニター向け Avalon メモリーマップド (Avalon-MM) 32 ビット・インターフェイス。
- 外部の個別光学モジュール管理向けマネジメント・データ・インプット / アウトプット (MDIO) または 2 つの有線シリアル・インターフェイス
- 40/100Gb イーサネットのテスト装置による機能およびパフォーマンスのテストを通過
IP ステータス
| 注文ステータス | 実稼動 |
| 製品コード | |
| 40/100Gbps イーサネット MAC & PHY MegaCore ファンクション | IP-40GEMAC IP-40GEPHY IP-100GEMAC IP-100GEPHY IP-40GEMACPHY IP-100GEMACPHY IP-40GBASEKR4PHY |
| 低レイテンシー 40Gbps イーサネット IP コア | 低レイテンシー 40G イーサネット MAC & PHY: IP-40GEUMACPHY 低レイテンシー 40G イーサネット MAC & PHY (1588): IP-40GEUMACPHYF 低レイテンシー 40G イーサネット MAC および 40GBASE-KR4 PHY (FEC あり): IP-40GBASEKR4PHY |
| インテル® FPGA 低レイテンシー E タイル 40G イーサネット IP | IP–40GETILEMAC |
| 低レイテンシー 100Gbps イーサネット・コア | 低レイテンシー 100G イーサネット MAC & PHY: IP-100GEUMACPHY 低レイテンシー 100G イーサネット MAC & PHY (1588): IP-100GEUMACPHYF |
関連リンク
開発ボード
その他のリソース
IP のご紹介
ニーズに合った Altera® FPGA Intellectual Property コアをお探しください。
テクニカルサポート
この IP コアの技術サポートについては、サポートリソースまたはインテル® プレミア・サポートをご覧ください。また、ナレッジセンターおよびコミュニティーで、この機能に関連するトピックを検索することもできます。
IP の評価と購入
Altera® FPGA Intellectual Property コアの評価モードと購入情報。
IP ベース・スイート
インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションまたはプロ・エディションのアクティブライセンスを含む、無料の Altera® FPGA IP コア・ライセンス。
デザイン例
Altera® FPGA デバイスのデザイン例とリファレンス・デザインをダウンロードしてください。
セールスへのお問い合わせ
Altera® FPGA 製品の設計やアクセラレーションのニーズについては、セールス担当者までお問い合わせください。