インテルのみ表示可能 — GUID: cru1452898142851
Ixiasoft
1.6.1. AESの暗号化と復号
Arria 10 SoCデバイス・ファミリは256ビットの鍵の長さを持つAdvanced Encryption Standard（AES）暗号化によるセキュア・ブートをサポートしています。AESは対称的アルゴリズムの鍵で、AES復号サポートは、デバイスのFPGA部分に位置するコンフィギュレーション・サブシステム（CSS）によって提供されています。AESの復号は、ユーザ・ヒューズ設定およびソフトウェア・プログラミングを介しイネーブルされます。
CSSについての詳細は、Arria 10 Hard Processor System Technical Reference ManualのSoC Securityの章を参照してください。
図 6. AESの暗号化と復号
セキュア・デバイスのFPGA部分は、ユーザ定義の256ビットのAES鍵を持つブートローダ・イメージを復号するためにAESアルゴリズムを使用する専用の復号ブロックを備えています。暗号化されたデータを受信する前に、デバイスにユーザ定義の256ビット鍵を書き込む必要があります。
AESアルゴリズムは、データの暗号化と復号化を256ビットのブロック単位で行う共通ブロック暗号です。復号化ブロックは、デバイスのFPGA部分のコンフィギュレーション前にAESアルゴリズムを使用してブートローダ・イメージおよびコンフィギュレーション・データを復号します。復号が使用されていなければ、AES復号化ブロックはバイパスされます。
図 7. 暗号化された第2ステージ・ブートローダとAES復号化ブロック