Agilex™ 7 電源供給ネットワークのデザイン・ガイドライン

ダウンロード PDF
ID 683393
日付 7/08/2024
Public
ドキュメント目次
ドキュメント目次 x
1. Agilex™ 7 電源供給ネットワークのデザイン・ガイドラインの概要 2. 電源供給の概要 3. ボード電源供給ネットワークの推奨事項 4. 複合電源供給レールのノイズ低減のためのボードLC推奨フィルター 5. 未使用タイルのPCB PDNデザイン・ガイドライン 6. PCB電源レールのPCB電圧レギュレーターの推奨事項 7. ボード電源供給ネットワークのシミュレーション 8. Agilex™ 7デバイスファミリーのPDNデザインの概要 9. Agilex™ 7電源供給ネットワークのデザイン・ガイドラインの改訂履歴
1. Agilex™ 7 電源供給ネットワークのデザイン・ガイドラインの概要 x
1.1. Agilex™ 7デバイスのデバイス・ガイドラインのステータス
2. 電源供給の概要 x
2.1. パワー・アーキテクチャー 2.2. レールマージ要件 2.3. 電源レール仕様 2.4. デカップリング・コンデンサーの推奨事項
2.1. パワー・アーキテクチャー x
2.1.1. 電力バジェット 2.1.2. パワーツリー
2.1.2. パワーツリー x
2.1.2.1. デバイスパッケージにPタイルとEタイルのみが含まれる Agilex™ 7デバイスに推奨されるパワーツリー 2.1.2.2. Agilex™ 7 AGIまたはAGF (Fタイルのみ、またはFタイルとRタイルの両方) のデバイスパッケージに推奨されるパワーツリー 2.1.2.3. Agilex™ 7 AGM (Fタイルのみ、またはFタイルとRタイルの両方) のデバイスパッケージに推奨されるパワーツリー
2.3. 電源レール仕様 x
2.3.1. 電源ネット 2.3.2. 電源レールの許容誤差 2.3.3. 電源ネットと過渡仕様
2.3.1. 電源ネット x
2.3.1.1. Agilex™ 7パッケージの電源ネットとサブシステムの詳細
2.4. デカップリング・コンデンサーの推奨事項 x
2.4.1. Agilex™ 7 FPGAパッケージ・ボードレベルのデカップリング・コンデンサーの概要 2.4.2. Agilex™ 7 Eタイル・ボードレベルのデカップリング・コンデンサーの概要 2.4.3. Agilex™ 7 Pタイル・ボードレベルのデカップリング・コンデンサーの概要 2.4.4. Agilex™ 7 Fタイル・ボードレベルのデカップリング・コンデンサーの概要 2.4.5. Agilex™ 7 Rタイル・ボードレベルのデカップリング・コンデンサーの概要
3. ボード電源供給ネットワークの推奨事項 x
3.1. ボード・デカップリング・コンデンサーおよび電力フラッディング・ガイド 3.2. FPGAコア・ファブリックVCC電圧レギュレーターの選択 3.3. リモート検出接続 3.4. 負荷ラインの要件 3.5. VCCコアボードの電流スルーレート
4. 複合電源供給レールのノイズ低減のためのボードLC推奨フィルター x
4.1. PタイルレールのLCフィルターボードのスキームおよび接続 4.2. EタイルレールのLCフィルターボードのスキームおよび接続 4.3. ノイズの多い電圧レギュレーターの下でのFタイルレールのボード接続とLCフィルター推奨事項 4.4. ノイズの多い電圧レギュレーターの下でのRタイルレールのボード接続とLCフィルター推奨事項
5. 未使用タイルのPCB PDNデザイン・ガイドライン x
5.1. 未使用のEタイルのPDNデザイン・ガイドライン 5.2. 未使用のPタイルのPDNデザイン・ガイドライン 5.3. 未使用のRタイルのPDNデザイン・ガイドライン 5.4. 未使用のFタイルのPDNデザイン・ガイドライン
1. Agilex™ 7 電源供給ネットワークのデザイン・ガイドラインの概要
2. 電源供給の概要
3. ボード電源供給ネットワークの推奨事項
4. 複合電源供給レールのノイズ低減のためのボードLC推奨フィルター
5. 未使用タイルのPCB PDNデザイン・ガイドライン
6. PCB電源レールのPCB電圧レギュレーターの推奨事項
7. ボード電源供給ネットワークのシミュレーション
8. Agilex™ 7デバイスファミリーのPDNデザインの概要
9. Agilex™ 7電源供給ネットワークのデザイン・ガイドラインの改訂履歴

8. Agilex™ 7デバイスファミリーのPDNデザインの概要

Agilex™ 7デバイスファミリーのPDNデザイン・ガイドラインの概要は、次のとおりです。

  1. 現在のPDNデザイン・ガイドラインは、最大の消費電力、つまり最悪のユースケースを表しています。
    • 何らかの理由 (さまざまなアプリケーション、コンフィグレーション、またはPTC) で電力データがPDNデザイン・ガイドラインに使用される最大電力よりも低い場合は、設計電流と最大電流の比率に基づいて、推奨されるデカップリング・コンデンサーをスケーリングする必要があります。比率の使用は推定値であり、パッケージボールの電圧仕様を確実に満たすには、時間領域シミュレーションが必須です。
  2. PCBに推奨されるパワーアップまたはパワーダウン・シーケンス・グループを適用します。詳細については、AN 692: Power Sequencing Considerations for Cyclone® 10 GX, Arria® 10, Stratix® 10, and Agilex™ 7 Devicesおよび Agilex™ 7パワー・マネジメント・ユーザーガイドを参照してください。
  3. パワーツリーのセクションに示されている推奨パワーツリーを、推奨されるマージされた電源ネットを備えた各 Agilex™ 7デバイスに使用します。
    • 例えば、 Agilex™ 7 AGF014 2486A Package Early SiliconのPCB上には最小9 xの電圧レギュレーターが必要であり、 Agilex™ 7 AGF014量産シリコンのPCB上には最小10 xの電圧レギュレーターが必要です。推奨電圧レギュレーターはFPGA専用であり、ボード上の他のデバイスはカバーしていません。
    • PCB上の電圧レギュレーターの最小推奨数は、コスト、面積、および電力効率の高いソリューション戦略によるものです。ただし、個別の電圧レギュレーターを使用することにより、すべての電源レールを分離できます。
  4. パワーツリーで推奨電圧レギュレーターを使用するか、PCB-VRMインダクターまたはバルク・コンデンサーの電源レールごとに必要な最大リップルもしくは総電流サポートに基づいた独自の電圧レギュレーターをデザインして、別々にデザインする必要があります。デカップリング・コンデンサーの推奨事項の表は、FPGAデカップリング・コンデンサーを示しており、電圧レギュレーターのバルク・コンデンサーは含まれていません。
  5. 推奨される底面またはFPGAペリフェラルのデカップリング・コンデンサーを、各電源ネットに使用します。
  6. 推奨されるLCフィルターを、電源ネットに使用します。
  7. IRドロップ補正用の検出ラインを使用します。
  8. FPGAをコンフィグレーションして、パッケージピンで許容される最大推奨ステップ負荷に従うようにます。
  9. IRドロップ解析用のポストレイアウト・シミュレーションを実行して、これが Agilex™ 7 AGFデバイス (EタイルとPタイルのみ) のPCB電源レールの許容誤差 、 Agilex™ 7 AGFおよびAGIデバイス (Fタイル、またはFタイルとRタイルの両方) のPCB電源レールの許容誤差 、および Agilex™ 7 AGMデバイス (Fタイル、またはFタイルとRタイルの両方) のPCB電源レールの許容誤差 の表に記載されたパッケージピンのDC仕様内にあるかどうかを確認します。
  10. VCCコアなどの重要な電源ネット用にパッケージピンまでポストレイアウトの時間領域PCBシミュレーションを実行して、 Agilex™ 7 AGFデバイス (EタイルとPタイルのみ) のPCB電源レールの許容誤差 、 Agilex™ 7 AGFおよびAGIデバイス (Fタイル、またはFタイルとRタイルの両方) のPCB電源レールの許容誤差 、および Agilex™ 7 AGMデバイス (Fタイル、またはFタイルとRタイルの両方) のPCB電源レールの許容誤差 の表に記載されたパッケージピンのAC電圧許容誤差または仕様を満たします。
  11. FPGAパッケージピンの電圧許容誤差 (DCまたはAC) を満たしていない場合は、PCBを確認してデカップリング・コンデンサーを更新し、シミュレーションをやり直す必要があります。
関連情報
レベル 2 の表題