インテルのみ表示可能 — GUID: sam1403482372383
Ixiasoft
2.5.1.1. DPA ブロック
DPA ブロックは、差動入力バッファーから高速シリアルデータを取り込み、I/O PLL が生成する 8 つの位相のうち 1 つを選択してデータをサンプリングします。DPA はシリアルデータの位相に最も近い位相を選択します。受信データと選択された位相間の最大位相オフセットは 1/8 UI1であり、これは DPA の最大量子化誤差です。クロックの 8 つの位相は均等に分割され、45° の分解能を提供します。
DPA ブロックは、入力シリアルデータの位相を継続的に監視し、必要に応じて新しいクロック位相を選択します。オプションのrx_dpa_holdポートをアサートすることで、DPA が新しいクロックフェーズを選択できないようにすることができます。これは、各チャネルで使用可能です。
DPA回路では、8つの位相から最適な位相にロックするにあたって固定トレーニング・パターンは必要ありません。リセットまたはパワーアップ後、最適な位相にロックするために、DPA回路は受信データにおける遷移を必要とします。オプションの出力ポートである rx_dpa_locked を使用して、パワーアップまたはリセット後、最適な位相に初期のDPAロック状態を示すことができます。データを検証するには、巡回冗長検査 (CRC) や DIP-4 (対角インターリーブ・パリティー) などのデータチェッカーを使用します。
独立したリセットポートの rx_dpa_reset を使用して、DPA回路をリセットすることができます。なお、DPA回路はリセット後に再トレーニングする必要があります。