インテルのみ表示可能 — GUID: sam1403482431670
Ixiasoft
2.5.2.2. DPA モード
DPA ブロックは、I/O PLL によって送信された 8 つの高速クロックから最良のクロック (dpa_fast_clock) を選択します。このシリアルdpa_fast_clockクロックは、シンクロナイザーへのシリアルデータの書き込みに使用されます。また、シリアルfast_clockクロックは、シンクロナイザーからのシリアルデータの読み取りに使用されます。データ・リアライメントおよびデシリアライザー・ブロックでは、同じfast_clockクロックが使用されます。
図 14. DPA モードのレシーバーデータパス次の図は、DPA モードのデータパスを示しています。図では、すべてのレシーバーのハードウェア・ブロックがアクティブになっています。
注: DPA モードでは、LVDS インスタンスのすべてのレシーバーチャネルを 1 つの I/O バンクに配置する必要があります。各 I/O バンクは最大 24 個の LVDS I/O バッファーペアを有しているため、各 LVDSインスタンスは最大 24 個の DPA チャネルをサポートすることができます。