AN 775: インテルFPGAの初期I/OタイミングデータとI/Oエレメント遅延の生成

ID 683103
日付 12/09/2021
Public
ドキュメント目次

2.5. スクリプトによるIOE情報の生成

GUIを使用する代わりに、Tclスクリプトを作成および実行し、さまざまな遅延値を反映するターゲットデバイスのIOEタイミング情報を生成できます。
オプションで、インテルFPGAデバイスで使用可能なスクリプト例を、Intel FPGA Design Storeからダウンロードできます。
注: スクリプトによる方法は、Linux*プラットフォーム上の インテル® Quartus® Prime開発ソフトウェアでのみ使用可能です。

次の手順に従って、スクリプトを使用し、これらの異なる遅延値を反映するFPGAデバイスのIOE情報を生成します。

  • 入力ピンから入力レジスターまでの遅延
  • 出力レジスターから出力ピンまでの遅延
  1. 次のデザイン例、 インテル® Quartus® Primeプロジェクトのアーカイブをダウンロードします。
  2. インテル® Quartus® Prime開発ソフトウェアで、Project > Restore Archived Projectをクリックし、gclk_21_3_0_170.qar プロジェクトを復元します。
    図 19. Restore Archived Project
  3. Timing Analyzerで ioe_<device>_d1_d5.tcl スクリプトを実行するには、次のコマンドを実行します。
    quartus_sta -t ioe_<device>_d1_d5.tcl
  4. スクリプトが完了したら、/timing_files/.txt ファイルをテキストエディターで開きます。このファイルには、IOEタイミング情報が含まれています。