AN 775: インテルFPGAの初期I/OタイミングデータとI/Oエレメント遅延の生成

ID 683103
日付 12/09/2021
Public
ドキュメント目次

1.1. ステップ1: ターゲットとなるインテルFPGAデバイス用フリップフロップの合成

次の手順に従って、最小フリップフロップ・ロジックを定義および合成し、初期I/Oタイミングデータを生成します。
  1. インテルQuartus Prime開発ソフトウェア・プロ・エディションのバージョン19.3で新しいプロジェクトを作成します。
  2. Assignments > Deviceをクリックし、ターゲットデバイスFamilyTarget deviceを指定します。例えば、AGFA014R24 インテル® Agilex™ FPGAを選択します。
  3. File > Newをクリックして、Block Diagram/Schematic Fileを作成します。
  4. 回路図にコンポーネントを追加するには、Symbol Toolボタンをクリックします。
    図 2. Block Editorでのピンとワイヤーの挿入
  5. NameDFF と入力し、OKをクリックします。Block Editorをクリックして、DFFシンボルを挿入します。
  6. 4 から5 を繰り返して、Input_data 入力ピン、Clock 入力ピン、および Output_data 出力ピンを追加します。
  7. ピンをDFFに接続するには、Orthogonal Node Toolボタンをクリックして、ピンとDFFシンボルの間にワイヤーラインを引きます。
    図 3. ピン接続のあるDFF
  8. DFFを合成するには、Processing > Start > Start Analysis & Synthesisをクリックします。合成により、I/Oタイミングデータを取得するために必要な最小限のデザイン・ネットリストが生成されます。