AN 775: インテルFPGAの初期I/OタイミングデータとI/Oエレメント遅延の生成

ID 683103
日付 12/09/2021
Public
ドキュメント目次

2.1. ステップ1: 簡単なフリップフロップ・デザインの作成

次の手順に従って、フリップフロップ・ロジックを定義および合成し、IOEを生成します。
  1. インテルQuartus Prime開発ソフトウェア・プロ・エディションのバージョン21.3で、新しいプロジェクトを作成します。
  2. Assignments > Deviceをクリックし、ターゲットデバイスFamilyTarget deviceを指定します。例えば、AGFA014R24A インテル® Agilex™ FPGAを選択します。
  3. File > Newをクリックし、Block Diagram/Schematic Fileを作成します。
  4. コンポーネントを回路図に追加するには、Symbol Toolボタンをクリックします。
    図 11. Block EditorでのSymbol Toolボタン
  5. NameDFF と入力し、OKをクリックします。Block Editorで2回クリックして、DFFシンボルの2つのインスタンスを挿入します。
  6. 4 から5 を繰り返して、input 入力ピン、clock 入力ピン、および output_1 出力ピンを追加します。
  7. Orthogonal Node Toolボタンを使用してピンをDFFに接続し、図 12 に示すように、ピンとDFFシンボルの間にワイヤーラインを引きます。
    図 12. ピン接続のあるDFF
  8. DFFを合成するには、Processing > Start > Start Analysis & Synthesisをクリックします。合成により、I/Oタイミングデータを取得するために必要な最小限のデザイン・ネットリストが生成されます。