AN 775: インテルFPGAの初期I/OタイミングデータとI/Oエレメント遅延の生成

ID 683103
日付 12/09/2021
Public
ドキュメント目次

1.2. ステップ2: I/O規格とピン位置の定義

デバイスピンに割り当てる特定のピン位置とI/O規格は、タイミング・パラメーター値に影響します。次の手順に従って、ピンI/O規格と位置の制約を割り当てます。
  1. Assignments > Pin Plannerをクリックします。
  2. デザイン仕様に従って、ピン位置とI/O規格の制約を割り当てます。All Pinsスプレッドシートで、デザインのピンのNode NameDirectionLocation、および I/O Standardの値を入力します。または、ノード名をPin Plannerパッケージビューにドラッグします。
    図 4. Pin Plannerでのピン位置とI/O規格のアサインメント
  3. デザインをコンパイルするには、Processing > Start Compilationをクリックします。Compilerは、フルコンパイル中にI/Oタイミング情報を生成し、フルコンパイルの最後に更新されたネットリストを使用してTiming Analyzerを自動的に起動します。